I2C总线控制器的VHDL设计及实现

x6336297

entity I2C_CTRL is
port(
-- 系统信号
nReset: in STD_LOGIC;-- 系统复位信号端
CLK: in STD_LOGIC; -- FPGA内部系统时钟端
-- 控制信号
ADRS: in STD_LOGIC_ VECTOR(4 downto 2); -- 地址线，3位(8个32位地址)
# q7 |2 S4 F, y- ~/ O* h Din: in STD_LOGIC_ VECTOR(7 downto 0); -- 数据输入线，8位
Dout: out STD_LOGIC_ VECTOR(7 downto 0); -- 数据输出线，8位
nCS: in STD_LOGIC; --片选使能端
' i5 f' A; q. s2 ~$ v nWR: in STD_LOGIC; --写使能端
" `5 L6 q& R8 ?( h -- I2C总线信号
SDA: inout STD_LOGIC; --串行数据输入输出端，输出有三态
SCL: out STD_LOGIC --时钟输出端，三态输出
7 }1 S+ Y$ R. _2 J: C8 H );
end I2C_CTRL;
  I9 F; |6 e9 i5 S0 |+ c8 x
! A( t. @& o2 f

若风

SCL: out STD_LOGIC 所以这个I2C只能是master的形式吧？