|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
xilinx各个工具总结
$ h7 h9 r/ j/ B& T/ p7 S+ b
1 \, P, o" k( |0 I* B$ f7 A+ V* x8 D5 [
& V4 q( q+ p9 v9 M在xilinx下每种操作其实都对应着一种工具,逻辑综合,网表与constraint fie的合并,布局布线等等。下面就对各个工具做一个总结。& q' H+ N0 w. T- A2 g
& b# F/ T) b# ~1 d/ A' O) {
1,XST(Xilinx Synthesis Technology)是xilinx退出的逻辑语言综合工具,它所做的就是把HDL语言表述的逻辑综合成特定的网表文件(netlist file),即NGC文件。NGC包含着电路的逻辑设计。* k/ v# h: b# ^$ a
0 J y+ t+ {% Q' U+ \+ h 2,ngdbuild,在xilinx的ise集成开发环境下有一步叫Translate其实就是对应着ngdbuild操作,ngdbuild读取xst产生的NGC网表文件,结合ucf(user constraint file),生成一个NGD文件(Native Generic Database),这个文件对设计的逻辑描述,包含各种逻辑单元,比如,与门,非门,LUT,flip-flop以及RAM。在ngdbuild操作完成之后,会产生一个.bld的报告,用来记录ngdbuild操作的各种信息。
8 r3 x" c, f' M r- E5 f7 j8 B4 j- ~, R4 e. Z; R
( s, I, ^* P2 j- W K; t. V5 S: C) ~* h8 `
3,map,在xilinx的ise集成开发环境下同样也有一部叫map就对应着map操作,map读取ngdbuild产生的NGD网表文件,然后把NGD网表文件中包含的逻辑原件(与非门以及RAM等)映射成FPGA中的元件,map的输出一个是.ncd文件,一个是.pcf文件。在map操作完成之后,会产生一个.mrp的报告,用来记录map过程中的各种信息。
% _7 Y, S+ [; \3 u s& @3 _, m8 v7 |, p% ]8 e8 o( Y
4 z K, \* X) r$ E9 T; z: X1 |5 ~ K U w" ~
4,par,par所做的操作就是布局布线,par的输入是map操作的输出文件.ncd文件和.pcf文件,par的输出也是一个.ncd文件,这两个.ncd文件,名称是不同的,在map操作完成之后,也会产生一个.par的报告,用来记录par过程中的各种信息,同时par还会产生PAD、CSV、TXT file用来记录管脚的分配信息。5 z3 h' F; P, l: K4 w9 [( T4 Z* w
2 S# ]: Y6 k! W, a
! R4 h6 \1 w* | `6 N
2 p6 M: B6 j1 S4 ^& v1 z5,bitgen,bitgen就是产生配置流的操作,bitgen的输入就是par操作的输出文件.ncd文件,bit的输出如果没有指明,默认就是routed.bit文件,同样在bitgen操作完成之后,会产生一个.bgn文件用来记录bitgen过程中的各种信息。
. [7 @ k Q( s |
|