|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
- k6 \, l) J# X3 q/ uFPGA是spartan6
! C ~! o1 u% b* L! A$ n简单的累加，用modesim后仿真，为什么在109220ps的时候会出现一小段cnt=3的情况，理论上应该从1变到2才对；代码如下 时钟400M
# l6 ^- \ R) d: _$ [7 r! ? Yreg [3:0]cnt;- c: y# F: k% F, f! X
always@(posedge clk_100m or negedge rst_n)- `: s( B; C5 f9 V- [- p! [/ o
begin6 u' p/ M @4 A7 \
if(!rst_n)begin
8 C! K0 [6 Q5 s4 q cnt <= 4'd0;
% `6 f+ T! M/ J* b6 e7 i- N5 O data_out <= 4'd0;
0 L+ r6 U4 f4 [% rend- j& _' Q3 L) ^8 o2 r+ d. G& a# G
else begin
5 N5 k# W% H( }' J if(cnt < 4'd10)
3 \& u7 V z# k" t- G- W cnt <= cnt + 1'b1;
5 h. F3 v. `8 T; U8 t else . n' y* n/ t8 f: p% k& b$ \
cnt <= cnt;
' v5 y6 H1 r B0 r5 f# h) H end: A1 f, @5 Q* v" {, ], U8 v7 E
end& |% k' F- e3 @, h' _
|
|
/1 
发表于 2019-3-8 12:16
收藏
淘帖
支持！
反对！