|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
7 A- c7 ~6 O9 S8 o% M. c5 o
FPGA是spartan6
- K b0 c; k6 w" S0 p) z" n' R# C/ p简单的累加,用modesim后仿真,为什么在109220ps的时候会出现一小段cnt=3的情况,理论上应该从1变到2才对;代码如下 时钟400M
! }2 A0 { d' K U, H, _& Sreg [3:0]cnt;
8 O& O/ R2 h. q& ialways@(posedge clk_100m or negedge rst_n)
6 z$ U* N- K5 |+ _6 ^begin) u- S* k7 s8 O& S/ i' U+ I. `+ h
if(!rst_n)begin
! \. s' ]5 V) h' B o cnt <= 4'd0;
. ~, o! r" C1 y% {1 m; v6 A8 X data_out <= 4'd0;
5 x' X: U, w q# y8 M: q9 \5 z% T6 ]end& h T/ Y2 O9 U+ L' \, m, f' o; ]
else begin0 S4 F K$ L. B4 ^; w! l4 M* U
if(cnt < 4'd10)( g/ b' b' r: \4 ~; {( ~# C' }; w0 K
cnt <= cnt + 1'b1;
1 K4 H4 p' V% h0 I2 W else & m7 J/ m' U9 g6 ?. | X
cnt <= cnt;9 r5 ~: _9 t( H u
end0 ~+ n3 R/ a5 M% {7 M4 z
end) x2 R( K# O& `: i0 X% I
|
|