找回密码
 注册
关于网站域名变更的通知
查看: 490|回复: 1
打印 上一主题 下一主题

 关于FPGA 在400M下的时序问题请教大神

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-3-8 12:16 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
7 A- c7 ~6 O9 S8 o% M. c5 o
FPGA是spartan6
- K  b0 c; k6 w" S0 p) z" n' R# C/ p简单的累加,用modesim后仿真,为什么在109220ps的时候会出现一小段cnt=3的情况,理论上应该从1变到2才对;代码如下 时钟400M
! }2 A0 {  d' K  U, H, _& Sreg [3:0]cnt;
8 O& O/ R2 h. q& ialways@(posedge clk_100m or negedge rst_n)
6 z$ U* N- K5 |+ _6 ^begin) u- S* k7 s8 O& S/ i' U+ I. `+ h
   if(!rst_n)begin
! \. s' ]5 V) h' B  o      cnt <= 4'd0;
. ~, o! r" C1 y% {1 m; v6 A8 X    data_out <= 4'd0;
5 x' X: U, w  q# y8 M: q9 \5 z% T6 ]end& h  T/ Y2 O9 U+ L' \, m, f' o; ]
else begin0 S4 F  K$ L. B4 ^; w! l4 M* U
   if(cnt < 4'd10)( g/ b' b' r: \4 ~; {( ~# C' }; w0 K
     cnt <= cnt + 1'b1;
1 K4 H4 p' V% h0 I2 W   else & m7 J/ m' U9 g6 ?. |  X
        cnt <= cnt;9 r5 ~: _9 t( H  u
    end0 ~+ n3 R/ a5 M% {7 M4 z
end) x2 R( K# O& `: i0 X% I
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-8 12:05 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表