初学verilog必看

A-Lin

初学verilog必看

% L+ }1 g+ I' Y+ o3 X5 C9 Q

先记下来： 1、不使用初始化语句； 2、不使用延时语句； 3、不使用循环次数不确定的语句，如：forever，while等； 0 i) T, N1 y6 g& V& p4、尽量采用同步方式设计电路； % h- |3 L) |7 {2 q) O5、尽量采用行为语句完成设计； 6、always过程块描述组合逻辑，应在敏感信号表中列出所有的输入信号； ( h9 Y/ k, H: E0 V+ C5 {1 e7、所有的内部寄存器都应该可以被复位； 8、用户自定义原件（UDP元件）是不能被综合的。 游客，如果您要查看本帖隐藏内容请回复

) g+ g8 x. \8 k% x" A
( R7 A$ [# E1 V- s3 ]4 W

relchhiclty

赶集来看看