找回密码
 注册
关于网站域名变更的通知
查看: 975|回复: 3
打印 上一主题 下一主题

科普一下——电磁兼容电路设计三大规律、三个要素

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-2-17 11:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
科普一下——电磁兼容电路设计三大规律、三个要素
5 b, q7 M; n9 W" u1 j% b( k( c8 D
导读:消费类产品上市周期短,开发周期更短、EMC测试迟迟不通过,认证拿不到证书,令很多工程师“一夜愁白了头发”。本贴为大家分享电磁兼容的三个规律和三要素,会使得EMC问题变的有规可循,坚持电磁兼容的规律使得解决EMC问题省时省力,事半功倍。
4 X/ w2 N# M' e% x. u4 h# f% C+ |4 |; T
在进行电子设计方案过程中需要工程师在设计之初就进行严格把关!在产品结构方案设计阶段,主要针对产品需要满足EMC法规标准,对产品采用什么屏蔽设计方案、选择什么屏蔽材料,以及材料的厚度提出设计方案,另外对屏蔽体之间的搭接设计,缝隙设计考虑,同时重点考虑接口连接器与结构件的配合。
! t) U6 ^3 ?! A* o3 u1 {  M5 W
! Q8 i1 ~' h1 c, g6 i. G. G1 ~& u一、EMC设计的三大规律7 k) d# ~/ w8 j4 Z' C8 ?% `
( |5 F# k, \: n0 R1 `1 O
规律一、EMC费效比关系规律: EMC问题越早考虑、越早解决,费用越小、效果越好。+ d+ i* m  s  |# A' X2 i

. j5 b' O# p" X* \, _- M在新产品研发阶段就进行EMC设计,比等到产品EMC测试不合格才进行改进,费用可以大大节省,效率可以大大提高;反之,效率就会大大降低,费用就会大大增加。
# h, g6 o! q& b/ }经验告诉我们,在功能设计的同时进行EMC设计,到样板、样机完成则通过EMC测试,是最省时间和最有经济效益的。相反,产品研发阶段不考虑EMC,投产以后发现EMC不合格才进行改进,非但技术上带来很大难度、而且返工必然带来费用和时间的大大浪费,甚至由于涉及到结构设计、PCB设计的缺陷,无法实施改进措施,导致产品不能上市。! [# H! h3 F9 N1 y4 c' s# E& D
$ O8 S) t- [! L% E4 p0 ]4 l" o1 }4 t
规律二、高频电流环路面积S越大, EMI辐射越严重。$ C" R! `/ b& v: h( G

* D1 Z* O/ T+ R  E4 J# P高频信号电流流经电感最小路径。当频率较高时,一般走线电抗大于电阻,连线对高频信号就是电感,串联电感引起辐射。电磁辐射大多是EUT被测设备上的高频电流环路产生的,最恶劣的情况就是开路之天线形式。对应处理方法就是减少、减短连线,减小高频电流回路面积,尽量消除任何非正常工作需要的天线,如不连续的布线或有天线效应之元器件过长的插脚。
9 Q3 r$ x7 m& j8 E8 I- f" Q! Z/ M$ P* [1 ~  w/ Z) H" \
减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一,就是想方设法减小高频电流环路面积S。
, S$ f! y4 a: M9 K
# \  {7 S( d& t$ E8 w8 K: y规律三、环路电流频率f越高,引起的EMI辐射越严重,电磁辐射场强随电流频率f的平方成正比增大。4 C. M8 d% n/ W. W% E

2 V% b/ [: \/ J' |. |减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之二,就是想方设法减小骚扰源高频电流频率f,即减小骚扰电磁波的频率f。7 r  g. N  A" d( q
, ?. _! c# {4 Q: c  g
二、EMC问题三要素
8 w+ N2 Q& {/ ]( E( s% c. v  d- e4 Z5 o1 @1 y
开关电源及数字设备由于脉冲电流和电压具有很丰富的高频谐波,因此会产生很强的辐射。电磁干扰包括辐射型(高频) EMI、传导型(低频)EMI,即产生EMC问题主要通过两个途径:一个是空间电磁波干扰的形式;另一个是通过传导的形式,换句话说,产生EMC问题的三个要素是:电磁干扰源、耦合途径、敏感设备。辐射干扰主要通过壳体和连接线以电磁波形式污染空间电磁环境;传导干扰是通过电源线骚扰公共电网或通过其他端子(如:射频端子,输入端子)影响相连接的设备。" x0 B- {- [) `/ [4 B
                          传导、辐射) m  `' s: }& {0 R0 ]. Z
    骚扰源--------------------(途径)-------------------- 敏感受体: S: C) f3 J+ {
                          近场耦合
- B7 v. N! y! \5 S2 t! r4 e1 |7 v例如 IT、AV设备,可能的骚扰源有:
  c( S( U4 E/ j8 y9 s' B' |* Z* H) R9 D& x2 q
1) FM接收机、TV接收机本机振荡,基波及谐波由高频头、本机振荡电路产生;2 T8 ~( x. \" k
2) 开关电源的开关脉冲及高次谐波,同步信号方波及高频谐波,行扫描显像电路产生的行、场信号及高频谐波;
8 G$ q& a8 o, p; U3 c8 {3) 数字电路工作需要的各种时钟信号及高频谐波、以及它们的组合,各种时钟如CPU芯片工作时钟、MPEG解码器工作时钟、视频同步时钟(27MHz,16.9344MHz ,40.5MHz)等;  m4 L: u( s% u
4) 数字信号方波及高频谐波,晶振产生的高次谐波,非线性电路现象(非线性失真、互调、饱和失真、截止失真)等引起的无用信号、杂散信号;; T+ r: k1 Y& @# l
5) 非正弦波波形,波形毛剌、过冲、振铃,电路设计存在的寄生频率点。
9 h. i4 F3 l: w# i2 a6) 对于敏感受体通过耦合途径接受的外部骚扰包括浪涌、快速脉冲群、静电、电压跌落、电压变化和各种电磁场。
$ @& E% _  |3 j4 h
. U7 K0 T! m* T( m& J电磁骚扰的特性:
% d* _+ j& ~  J  ?1 h+ P* {% j+ g7 U6 ^: [) E; w  l
1. 单位脉冲的频谱最宽;
/ U1 L4 ~; h; X1 T9 T2. 频谱中低频含量取决于脉冲的面积,高频分量取决于脉冲前后沿的陡度;
# K( B0 E5 V1 Z) B3. 晶体振荡电平必须满足一定幅度, 数字电路才能按一定的时序工作,使晶振产生的骚扰呈现覆盖带宽、骚扰电平高的特点;
. Z0 R2 J" T. J) M; Z- K4. 收发天线极化、方向特性相同时,EMI辐射和接受最严重;收发天线面积越大, EMI危害逾大;
- n3 @6 J. J/ n5. 骚扰途径:辐射,传导,耦合和辐射、传导、耦合的组合。+ G9 G" @8 ?) k
6. 电源线传导骚扰主要由共模电流产生;- e) Q/ A) O9 {
7. 辐射骚扰主要由差模电流形成的环路产生。
. F6 i! e1 r1 K6 h- w

该用户从未签到

2#
发表于 2019-2-18 10:43 | 只看该作者
很棒的分享

该用户从未签到

3#
发表于 2019-2-19 16:37 | 只看该作者
THANK YOU FOR SHARING

该用户从未签到

4#
发表于 2019-3-12 15:08 | 只看该作者
666666666666
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-31 23:40 , Processed in 0.156250 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表