找回密码
 注册
关于网站域名变更的通知
查看: 1034|回复: 11
打印 上一主题 下一主题

[Cadence Sigrity] sigrity 仿真3种模式(fast、slow、type)问题请教

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-1-6 09:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
【请教】用 sigrity仿真DDR3和DDR4的时候,CPU厂家提供的模型里面只有一种驱动(odt60);3种模式(type、fast、slow)仿真的时候都需要满足吗?大神们仿真时,这种模式都要仿真吗?
; t8 e( q: R& E$ v
! k; X! d0 J" l( i8 F9 ?0 w         一般CPU厂家的模型至少有3种驱动模式,这个CPU厂家配合力度很低,没法提供;目前3种模式slow模式仿真无法PASS,很伤脑筋;大神能提供一些指导意见吗?
  W! a# K, Z2 V2 q" ~; Z* n
) _* u* o2 f. j4 d. i        另外fast slow  type除了对应的电压不同外,驱动能力也不一样,边沿的快慢程度也不一样,这3种模式分别对应实际应用的什么场景呢?

该用户从未签到

2#
发表于 2019-1-7 11:00 | 只看该作者
一般drive都有3个不同驱动,不是说都需要满足,选用那个,关键看你实际电路的配置,实际中全用什么样的驱动,要求的ODT也不一样所以说,更具实际情况来。

该用户从未签到

3#
发表于 2019-2-3 17:19 | 只看该作者
对应IBIS模型的MIN TYPE MAX 3个测试条件。按JEDEC的标准做。

该用户从未签到

4#
发表于 2019-2-9 15:02 | 只看该作者
看产品需要。复杂的军工级或企业级产品因为要长期工作在恶劣环境,会对这些极限的工艺角影响有要求。

该用户从未签到

8#
发表于 2019-3-15 09:40 | 只看该作者
这个三种模式根据buffer的mos管等的不同PVT条件生成的,正常情况下需要完全满足。因为芯片在筛片的时候不会把所有corner片都筛除的。但是正常情况下,三种case的结果不会差异太大。你可以把你的结果发出来看看。

该用户从未签到

11#
发表于 2019-5-30 09:48 | 只看该作者
slow情况下驱动能力弱,此时出现violation的话还要看仿真用的pattern等是不是苛刻,通常情况下,仿真出现个别违例,在测试时是不会出现的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-23 09:28 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表