FPGA的静态功耗分析与降低技术

gaoxings

FPGA的静态功耗分析与降低技术
- a) Z0 s# L, W2 q1 q% @) O* K) H
, R1 c& f: s/ [$ u7 M5 ]

FPGA已经被广泛用于实现大规模的数字电路和系统，随着CMOS工艺发展到深亚微米，芯片的静态功耗已成为关键挑战之一。文章首先对FPGA的结构和静态功耗在FPGA中的分布进行了介绍。接下来提出了晶体管的漏电流模型，并且重点对FPGA中漏电流单元亚阈值漏电流和栅漏电流进行了详细的分析。最后根据FPGA的特点采用双阈值电压晶体管，关键路径上的晶体管采用低阈值电压栅的晶体管，非关键路径上的晶体管采用高阈值电压栅的晶体管，以此来降低芯片的静态功耗。
. a& y  x3 V, V" B) ^2 l
8 W4 T! v& w- I' ~) b

游客，如果您要查看本帖隐藏内容请回复

Mhza

看看功耗怎么有效降低