|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
基于FPGA的动态可重构系统设计与实现1 p, U/ w( C' m" P- L
, X v+ R$ @0 [1 V+ b
0 引 言
: u5 t: ^7 A5 U5 c, A
( ?4 o5 Z- J$ p b' F由于数字逻辑系统功能复杂化的需求，单片系统的芯片正朝着超大规模、高密度的方向发展。对于一个大规模的数字系统而言，系统规模是基于各种逻辑功能模块的组合。但是，无论是时序逻辑系统，还是组合逻辑系统，或者组合／时序混合系统，从时间轴上来看，系统中的各个功能模块并不是时刻都在工作，而是根据系统外部的整体要求，轮流或循环地被激活或工作。并且，随着数字逻辑规模的扩大，在相同速度条件下，在一定的时间区间，其功能模块的平均使用率将下降。因此，系统设计应该从传统追求大规模、高密度的方向，转向如何提高资源利用率，用有限的资源实现更大规模的逻辑设计上来。可重构计算技术能够提供硬件的效率和软件的可编程性，它综合了微处理器和ASIC的特点，在空间维和时间维上均可变。
' s( J! y* a0 e6 S) ^6 j( w
' @: I: M1 J' a# F- ?& l/ J1 可重构技术概述
C- O! i& P# |1 ~" ?0 L) h7 D5 u, G3 M" d5 p+ Y4 A
1．1 可重构的定义 3 V+ E0 {0 X9 u1 }( Q: H: R
2 `6 K& l! x* }$ U% Z
可重构就是在电子系统的工作状态下，动态地改变电路的结构。这主要通过对系统中的可编程逻辑器件进行重新配置或者局部重新配置来完成。利用可重构技术，能在只增加少量硬件资源的情况下，使系统同时具有软件实现和硬件实现的优点。 3 o& V/ X7 X v7 V: }
# H- D% C0 ]: p1 X9 F# d1．2 可重构方式的分类
$ R+ R9 X0 O* ~; S) T2 R0 K0 [1 K2 ?, r% z
按照重构的方式，系统重构可以分为静态系统重构(Static Reconfiguration)和动态系统重构(Dynamic Reconfiguration)。 " b% D) Z+ h. E+ o" u
3 R; N; _; w0 m0 O* ]) ?6 @$ n8 U. |9 `7 s6 O
3 f3 G: M# B# g& [: `5 @/ f
|
|
/1 
发表于 2018-12-28 09:30
收藏
淘帖
支持！
反对！