|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 ygcgsa 于 2018-12-17 15:40 编辑
: @* f4 T u9 k$ H7 w1 p
9 C0 v8 V. r9 ^2 ^某公司高级layout工程师面试题目，看看你会几题。. c8 Z: N' f# Y6 ~5 E: b3 \$ E6 ` S$ i+ G3 l
0 G' ?: M+ G; K是拉线工，还是高级工程师，看看你们平时的积累如何。) V' X+ O% b4 [% |' ]3 F
' @. _/ A( p, ]% b* m1 u9 u" r! G1 F: T+ @8 u! o
1，pcb上的阻抗怎么控制？
8 A! p. _2 X+ s" l! Q- f3 n6 _( V/ E \( e0 L" c" a
2，信号线的传输速率是多少？
0 ]% U1 |2 J, {, h( o% J e7 x, O) [' W# P R; i
3，CMOS器件输入管脚在电路中要如何处理？为什么？: D* t5 G# Y$ ^' |
1 n! h! u( t5 X& M5 B. ]! l* o4，TTL电路不能直接驱动CMOS电路的原因是什么？
* A& Q, P6 {# J( q- F7 c" g# h1 E6 a1 s O$ N3 ^3 P T5 M9 Q3 v
5，较长的时钟信号要走带状线的原因是什么？
! b" a: B4 X/ _/ w3 W0 J _8 Y& O. a- G4 [; u- k4 k7 e& c0 ~* a
6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。
* N6 k% l8 z! m& {5 ~8 E. X( v8 |( x$ j {: k2 Z
7，ODT信号有什么作用？layout应如何处理？! l7 v# w( J) ~& Q* m' O4 Y5 @6 s( \2 O
" @- f- l& g9 V+ x0 T; W! a( O1 i
8，VTT和VREF是否能共用？为什么？$ N6 u/ K$ J& b1 M- U6 m' O3 s- P& I5 v4 c
6 [. y3 S3 K$ P" y& z: s$ Z: F3 U1 x; A( ]/ y0 }. D% Z3 e
9，DDR3的最高工作频率是多少？# J6 ^* o0 U; v6 `7 e8 P
- j6 D) C$ D/ t" u4 T7 c( f- v P9 [) I% s! ^7 z
6 T; }& n$ d% H. n: u/ N1 v8 o10，多片DDR3为什么优先走fly-by拓扑？ |
H+ v% @; n4 U7 O6 L/ _
|
|
/1 
发表于 2018-12-17 15:38
收藏
淘帖
支持！
反对！
发表于 2019-1-18 11:38