不用分频器的方式点亮六个数码管

A-Lin

不用分频器的方式点亮六个数码管

为了达到六个数码管同时被点亮的效果，则要使数码管位选信号变化频率在1000hz左右，也即sel的变化频率在1000hz左右

为了使频率达到1000hz,好多同学选择了用分频器的方式，当然这种方法得到的是准确的1000hz。我用了另外一种方式，也可以点亮六个数码管，虽然频率不是准确的1000hz，但却很方便。

% [1 Z0 {$ ~/ r设置一个计数器【31：0】count
+ F3 S/ \3 q4 Y3 D这个计数器的最低位count【0】它的计数累加频率就是时钟频率50mhz
而第2位count【1】的累加频率为(50m/2^1)hz
5 p. Q3 z7 p: h8 v它的第N+1位的计数频率为（50m/2^N）hz
% }& @: y; A2 N7 {; [由此可的
第17位count【16】的频率约为760hz，也可以达到点亮数码管的效果
可以设置一个中间参数B，令计数器count以B为单位累加，达到更精确的频率值。f_out=(f_clk/2^n)*B。
取f_out=1000hz，f_clk=50000000hz，n=28
0 C0 Z. j$ j# l! z, OB=5369,所以程序为
8 J+ I+ F5 F6 G" F( v* r# P- I/ `, x. v
module smg(clk,rst_n,seg,sel);
        input clk;
        input rst_n;
" p. J6 d; L; c5 x4 N! J4 \+ g        
* Q1 a! k& p  \) f        output reg[2:0]sel;
: R- e& N7 W0 y        output reg[7:0]seg;
3 {0 y. H, h. c8 h        reg [31:0]count;
5 |3 b% }; i" H7 G' G: ?/ [        
: c' H% Z$ H! {. e        parameter B=5369;
        
9 I7 `# W/ y7 ?        
        
2 v  S1 h9 w+ ^3 g: _  Q        always@(posedge clk or negedge rst_n)
                begin
% S. K  S. f9 g- i% F/ |  w                        if(!rst_n)
  V0 D  P' |, ^  `$ j                                begin
                                        seg<=8'b1111_1111;
                                        sel<=3'b111;
                                        count<=0;
                                end
! h% o9 ]% p  X- ^0 y+ {( U4 X; N                        else
. B2 o4 J" {& u" E2 {" b                                begin
                                        count<=count+B;
                                        sel<=count[31:28];//计数频率约为1khz
! q- \+ g; b/ r$ |3 x! D: c                                        case(sel)
" M4 R8 F, W3 S' P& O                                        0:begin seg<=8'b1111_1001;end
                                        1:begin seg<=8'b1010_0100;end
7 I/ y( c$ J7 m: W, p                                        2:begin seg<=8'b1011_0000;end
                                        3:begin seg<=8'b1001_1001;end
                                        4:begin seg<=8'b1001_0010;end
                                        5:begin seg<=8'b1000_0010;end
                                        default:begin sel<=0;end
4 I7 m$ ^& E/ z( V! W                                        endcase
                                end
2 ]- Y& \" i8 s+ B6 w1 i, `4 m+ T                end

kinidrily

可以 支持