找回密码
 注册
关于网站域名变更的通知
查看: 380|回复: 1
打印 上一主题 下一主题

FPGA与DSP

[复制链接]
  • TA的每日心情
    开心
    2019-11-20 15:00
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2018-11-28 10:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    FPGADSP* J1 Q/ W" z0 ?; s

    + c1 H" U& d4 z- o* NFPGA的结构特点:" {, T, A8 z/ P5 U. P% b+ W
      i8 W8 w7 C  i
    片内有大量的逻辑门和触发器,多为查找表结构,实现工艺多为SRAM。规模大,集成度高,处理速度快,执行效率高。能完成复杂的时序逻辑设计,且编程灵 活,方便,简单,可多次重复编程。许多FPAG可无限重复编程。利用重新配置可减少硬件的开销。缺点是:掉电后一般会丢失原有逻辑配置;时序难规划;不能 处理多事件;不适合条件操作。
    6 E0 G' |6 l) a4 `6 d, K/ |
    7 M% V: I; [  k0 h+ x! o4 a
    9 ^/ x5 K0 i9 I7 _; X9 P& q! T6 Q( A
    DSP的结构特点
    - v- x* Q9 M7 C$ M
    & u$ z- [. x1 V6 x1 H1、 采用数据和程序分离的哈佛结构和改进的哈佛结构,执行指令速度更快。
    " c  ~& T. K2 C2 `6 b
    + z) O; T" w% v3 P3 Y2、 采用流水线技术,减少每条指令执行时间。2 C  ~& S2 r2 H5 g
    & |1 M8 b$ S0 H  m
    3、 片内多总线,可同时进行取指及多个数据存取操作。
    $ G& |& y; ~% _0 c% x3 c& ?# E
    ! ~- x/ P/ G$ R1 g4、 独立的累加器及加法器,一个周期内可同时完成相乘及累加运算。
    * m4 `/ q; l0 z$ W8 ]; N, U7 ]2 V+ i& x& @7 m( f$ d* A$ }
    5、 有DMA通道控制器及串行通信口等,便于数据传送。
    - y; l/ ~8 f7 l) ?. T* O. r( |- {- F8 R8 q7 ^
    6、 有中断处理器及定时控制器,便于构成小规模系统。
    8 [" S1 A1 g: v. i1 _$ [8 H& f
    : {8 h4 }* Z) p8 h$ z# s  \1 H7、 具有软硬件等待功能,能与各种存储器接口。
      g2 M2 P, Y: l+ Z; z+ {
    ( w* |; o0 r, r( i/ Y3 S8 A: G
    0 d8 W" v; V" @9 b' i: H4 Y, S6 ?- N  T' N
    DSP作为专门的微处理器,主要用于计算,优势是软件的灵活性。适用于条件进程,特别是复杂的多算法任务。DSP通过汇编或高级语言(如C语言)进行编 程,实时实现方案。因此,采用DSP器件的优势在于:软件更新速度快,极大地提高了系统的可靠性、通用性、可更换性和灵活性。缺点:受到串行指令流的限 制;超过几MHZ的取样率,一个DSP 仅能完成对数据非常简单的运算;研发周期长。
    . F  y  q, J. F+ x' \
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-6 17:12 , Processed in 0.140625 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表