找回密码
 注册
关于网站域名变更的通知
查看: 372|回复: 1
打印 上一主题 下一主题

FPGA与DSP

[复制链接]
  • TA的每日心情
    开心
    2019-11-20 15:00
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2018-11-28 10:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    FPGADSP* _, `. z* S. j; B; ?2 o

    ! J$ N2 W7 ]6 c0 S/ A/ U1 _FPGA的结构特点:7 D& g$ `( T/ k* |, w* w3 j; J
    6 ]0 g8 y% E0 G& L4 i
    片内有大量的逻辑门和触发器,多为查找表结构,实现工艺多为SRAM。规模大,集成度高,处理速度快,执行效率高。能完成复杂的时序逻辑设计,且编程灵 活,方便,简单,可多次重复编程。许多FPAG可无限重复编程。利用重新配置可减少硬件的开销。缺点是:掉电后一般会丢失原有逻辑配置;时序难规划;不能 处理多事件;不适合条件操作。
    1 m0 v$ q+ c. [
      t& U6 t- f9 F& F" H4 s1 H$ L
    $ _1 @$ A/ a- G5 r2 }% y* W& A* L
    + ]8 f9 z) @( k, U7 vDSP的结构特点6 I: l# s. m2 {1 ^7 O- H6 T5 N
    * _( j) [3 C8 u3 W
    1、 采用数据和程序分离的哈佛结构和改进的哈佛结构,执行指令速度更快。9 r) \0 t. ]0 A3 |+ N. Q

    0 V1 S2 _- Z) ~! i# ?2、 采用流水线技术,减少每条指令执行时间。8 [4 {* R! i0 c& U

    , o& U7 h2 F) N9 G5 Z5 c8 q3、 片内多总线,可同时进行取指及多个数据存取操作。
    2 O$ ^( f' F8 N$ d( H* |/ a1 B4 G9 F
    4、 独立的累加器及加法器,一个周期内可同时完成相乘及累加运算。
    ' }" \! h5 O: I* @% M3 z& U
    . A! k& b9 [5 {# s& X# `5、 有DMA通道控制器及串行通信口等,便于数据传送。
      y$ r: ]# j4 |+ P' D
    - r3 @: j# @4 M6 C1 Y  v6、 有中断处理器及定时控制器,便于构成小规模系统。; b6 Q$ s+ s- D; }: M- p7 `

    - n6 u2 P3 @, n6 u0 Z7、 具有软硬件等待功能,能与各种存储器接口。
    ) Q/ R( \+ z1 `8 l. n
    8 M$ a+ U! B4 |$ d
    " y" D6 T) D* n" t0 B1 `$ Y7 B! @( F3 G' O6 q6 t/ c2 s4 C
    DSP作为专门的微处理器,主要用于计算,优势是软件的灵活性。适用于条件进程,特别是复杂的多算法任务。DSP通过汇编或高级语言(如C语言)进行编 程,实时实现方案。因此,采用DSP器件的优势在于:软件更新速度快,极大地提高了系统的可靠性、通用性、可更换性和灵活性。缺点:受到串行指令流的限 制;超过几MHZ的取样率,一个DSP 仅能完成对数据非常简单的运算;研发周期长。

    0 x) Q3 M  @' m1 Y5 ]
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-24 01:28 , Processed in 0.109375 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表