本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 基于Verilog HDL的通信系统设计之Verilog的基本知识
返回列表 发新帖
查看: 502|回复: 1
打印 上一主题 下一主题

基于Verilog HDL的通信系统设计之Verilog的基本知识

[复制链接]
Allevi
  • TA的每日心情
    开心
    2019-11-19 15:19

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2018-11-16 11:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    基于Verilog HDL的通信系统设计之Verilog的基本知识1 H+ i, d% A9 Y' j8 B1 G

    9 x7 G" n- ^: r* d: ^3 \/ m
    4 Y( t% Y8 v: ^+ T" i! l
    9 v8 O) p8 B. w5 G+ X: d1 u
    6 V  b2 A0 E- P0 J8 d# n
    4 [, |3 c2 ^: T6 q. _+ ?% {
    ( H  |4 R$ W. \+ L 5 D3 f% d# w6 i$ T- b) Q/ `( d8 J
    . F+ I4 i. Z5 d8 i. J" z% j( e* A
    0 k9 E( n: E2 X% n' X( x2 u  f# }, r
    8 g9 t; z* P- f5 l2 b* t+ L

    ! @; `) ~; Y3 Q4 z2 L# {  _: A
    * b, J$ s0 T! ^8 L+ U8 a! y/ m: |, D& N0 D; c  \- X

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-23 14:01 , Processed in 0.125000 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表