本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 基于Verilog HDL的通信系统设计之Verilog的基本知识
返回列表 发新帖
查看: 514|回复: 1
打印 上一主题 下一主题

基于Verilog HDL的通信系统设计之Verilog的基本知识

[复制链接]
Allevi
  • TA的每日心情
    开心
    2019-11-19 15:19

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2018-11-16 11:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    基于Verilog HDL的通信系统设计之Verilog的基本知识
    7 [& [9 d2 ^8 N
    " }2 a* l) u8 F- U5 k9 b- H9 w! O
    7 E5 S5 y' g9 n3 o 2 D7 |- h) M3 y6 a  k6 F
    ! X1 \: w* L% F
    ; w. d8 j- C% d0 M

    + s# e2 R! p9 n/ [; S4 A
    * R2 m7 e+ d8 B5 T 4 x% F' {$ S! u' _6 q" s8 I

    8 T$ ~0 v. O+ z4 O
    ; a& l0 j5 J) P) Q; ? , ^; f2 y  E/ B: X# H5 z) q" @7 f- d
    & r( {) E, `2 d1 S8 E  s
    1 K2 Y/ h+ |( y/ O* R# T) J$ y

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-6 18:59 , Processed in 0.140625 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表