本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 基于Verilog HDL的通信系统设计 ——简单逻辑电路的实现
返回列表 发新帖
查看: 436|回复: 1
打印 上一主题 下一主题

基于Verilog HDL的通信系统设计 ——简单逻辑电路的实现

[复制链接]
Allevi
  • TA的每日心情
    开心
    2019-11-19 15:19

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2018-11-15 09:57 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    本帖最后由 Allevi 于 2018-11-15 09:58 编辑
    4 z. G1 y3 l0 c# r4 a0 y9 D
    4 ?" E' Z: N/ G$ A( O1 k, v基于Verilog HDL的通信系统设计 ——简单逻辑电路的实现
    3 |# K/ o6 C3 a' r- V/ V ; n/ J2 x1 m6 [5 S3 K. F  w  B

    8 y: s' }' H- i$ w+ `6 ~* @6 D   b: o5 L8 ^7 N7 `) E

    4 p4 l* n, A- [! L5 D5 D9 m $ I0 X. p  F/ C- }6 E; c2 Z# V$ j

    * N8 D5 Q( x0 N" N
    ( J+ d/ X( ^: s- x, y' J. p ) ~) L  ~- R- C: \$ [. W! A; ?

    . R" W  @  u/ c: j& |
    . o' `( R& K2 e3 k. |, Q 9 `- W9 i- q* U: N5 ^' _

    2 n& u0 Y8 K' h* o" I 1 i# ?1 h6 e, H9 a- K- S
    0 U" n9 x1 k+ t3 @- o+ _4 q
    , x* F7 T/ W1 e) v8 d

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-6 13:07 , Processed in 0.140625 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表