|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
- c4 ?$ l2 Z; i s e6 R1 x. q5 A
1 v+ {/ e7 ^3 X6 V. ~5 l: N- v
6 L. m5 X1 {5 [
关于Verilog代码中命名的六大黄金规则。; ]1 v7 X5 O3 L
. l( z/ w9 a1 F0 ?' k, @$ m 1. 系统级信号的命名。, I4 c4 G5 O6 {3 A0 x+ W
系统级信号指复位信号，置位信号，时钟信号等需要输送到各个模块的全局信号；系统信号以字符串Sys开头。5 z) W8 o3 [0 D i, K
; O2 q; W4 V$ o; _
2. 低电平有效的信号后一律加下划线和字母n。如：SysRst_n；FifoFull_n；
8 [ h, e( _9 T/ a" i" h! x. m) U
3. 经过锁存器锁存后的信号，后加下划线和字母r，与锁存前的信号区别。如CpuRamRd信号，经锁存后应命名为CpuRamRd_r。低电平有效的信号经过锁存器锁存后，其命名应在_n后加r。
# M P0 V" J) d4 G0 p' ]! O& p
8 f; e- r9 v* y& {1 o2 | |
/ a" p5 ?8 T. U# S8 d p5 P |
|
/1 
发表于 2018-11-2 10:31
收藏
淘帖
支持！
反对！