找回密码
 注册
关于网站域名变更的通知
查看: 454|回复: 1
打印 上一主题 下一主题

LV FPGA编程基本的内容

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-10-10 10:18 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 A-Lin 于 2018-10-10 10:20 编辑
( R9 L" i; Z. D3 w4 c& i3 y3 H7 @6 D( J$ G
LV FPGA编程基本的内容

; U$ L+ k, A9 }
: U7 q2 C" X0 u1 n4 G0 `
       如何要研究FPGA的话,首先想到的是对于其中资源的思考,而板卡所有的资源有的是接下来的所要掌握的知识点,FPGA基本IO之模拟量输入输出,FPGA基本IO之数字量输入输出,FPAG定时、时钟与分频,FPGA计数器应用,触发与外部时钟循环/ ]5 a7 e/ ~, d1 Q
( [2 j6 j2 p! I( w. \% ]
      FPGA多线程与线程间数据交换,FPGA IP Core。而对于这里面的内容可以借鉴于范例的帮助下来研究这方面的事项。3 X/ h) J  o- u+ X3 J8 M

  E7 }6 T+ J" g5 W% T& M' {

. `7 C" `4 }( j( A0 P+ x
9 H, Y! _2 K, x; G. H6 _
       模拟输出  Z! N. L  j7 k9 s! i- j

4 m6 Z! O- n4 _7 o6 o' L/ G. I. q' }: q
  Y" h! `! I# ~/ c" t

8 y4 D; `% x. F9 n( }
      数字输出
" q" O+ d; G4 s2 @/ P2 {$ L% @
1 `. E- @1 ?' z/ a
      接下来就是FPGA与RT之间的数据交换,其中包含的就是上位机与下位机的区分,里面牵扯到的中间的数据链接是通过什么方式来实现,比如当中的FIFO以及当中的DMA等都是需要研究的,就比如下面的图形。; D; ~  D1 w) ?

9 W/ e4 \5 V' s& u3 W4 w2 \

0 z* p0 O% f) n" \5 K# u# Z
/ W3 I9 Z) B  u2 n+ s

  Z& F: k8 F% L
1 H$ t% Q% t4 ?0 n% `# X

' I2 p1 L! @! B$ p8 b

! j- ~& P& t5 R. Q: f; c2 u
       电脑与RT控制器之间的桥梁,以及这个过程所必须要掌握的建立中间的桥梁。所以这边明天的任务是把其中书籍对照相对应的范例加以研究。

3 Z% G7 o- g# `
2 H: i& _# |3 F6 E7 m+ v
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-6 15:08 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表