找回密码
 注册
关于网站域名变更的通知
查看: 446|回复: 1
打印 上一主题 下一主题

LV FPGA编程基本的内容

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-10-10 10:18 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 A-Lin 于 2018-10-10 10:20 编辑 / L( u0 M9 `* p" d5 T! p
: N0 A; l: }0 D4 x- S$ m
LV FPGA编程基本的内容
1 Z' Y+ w2 A9 b1 ~7 d% {

) A# o" N. X- e7 o3 p# [2 I
       如何要研究FPGA的话,首先想到的是对于其中资源的思考,而板卡所有的资源有的是接下来的所要掌握的知识点,FPGA基本IO之模拟量输入输出,FPGA基本IO之数字量输入输出,FPAG定时、时钟与分频,FPGA计数器应用,触发与外部时钟循环
5 w. p; }3 S8 u1 [, {5 }. t8 a& p; |4 i
4 }& A# {! o1 S, x. f7 z
      FPGA多线程与线程间数据交换,FPGA IP Core。而对于这里面的内容可以借鉴于范例的帮助下来研究这方面的事项。
' L& `; f& Z' |0 z; F

+ N% M$ {3 w. y/ _

' i( o* Q: `; a$ N* h; ?& j9 {1 t1 m
# g4 {, I$ T5 [$ v2 G$ H) c
       模拟输出$ W+ Q  R4 p% A- q- ~$ _% _7 K( M3 z

  V1 U: _/ G; ^" ?1 W- n6 ]& L" c
* L5 h+ t" A5 _* n* _
& r6 D  }8 t& |. L
      数字输出
* a0 G9 G- s" i0 p/ B- J$ S2 ?7 }
* u: V6 I5 _) b) i7 h
      接下来就是FPGA与RT之间的数据交换,其中包含的就是上位机与下位机的区分,里面牵扯到的中间的数据链接是通过什么方式来实现,比如当中的FIFO以及当中的DMA等都是需要研究的,就比如下面的图形。+ s$ M1 T3 j) d# D8 u, R7 g. u- l
4 a) V4 I. g! Y9 y* f

: ~) W+ ?8 a2 U

  c1 m! }" k& v$ t3 ~. P. E! p5 s
/ e4 k6 w5 {/ f& C

5 h: A* t3 _! v& U
! F! ~" |/ _5 J* {4 \% }

6 D' Z$ l1 T/ P: X
       电脑与RT控制器之间的桥梁,以及这个过程所必须要掌握的建立中间的桥梁。所以这边明天的任务是把其中书籍对照相对应的范例加以研究。
6 t) Z& N' {' u" Z5 n' W8 j
* r4 |1 a' ~$ @! K$ I2 L& B& }9 x% {
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-22 13:33 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表