* L5 h+ t" A5 _* n* _
& r6 D }8 t& |. L
数字输出 * a0 G9 G- s" i0 p/ B- J$ S2 ?7 }* u: V6 I5 _) b) i7 h
接下来就是FPGA与RT之间的数据交换,其中包含的就是上位机与下位机的区分,里面牵扯到的中间的数据链接是通过什么方式来实现,比如当中的FIFO以及当中的DMA等都是需要研究的,就比如下面的图形。+ s$ M1 T3 j) d# D8 u, R7 g. u- l
4 a) V4 I. g! Y9 y* f