在PL添加外设

Diabloa

" _$ y0 w' p9 K  p) l
2 Y  n8 [$ c, X! w

在PL添加外设

2 K; O- @* y& ^+ [1 O0 X
! r7 u( B: h* I) c

    新建一个zynq_2的文件夹，将上个实验的工程的文件全部拷贝到这个文件夹。

       打开这个工程

   （一） 添加两个GPIO实例

    下面将使能 AXI_M_GP0 接口、FCLK_RESET0_N，FCLK_CLK0端口，从IP Catalog 中选择并添加2个GPIO例化到PS中。在 Source 标签下，展开system_wrapper,在展开项中，选择并双击system.bd文件，调用IP集成器。（也可以在Flow Navigator 窗口下，在IP Integrator 下，单击 Open Block Design）。

    在Diagram窗口下，双击ZYNQ块符号，打开ZYNQ配置。单击32b GP AXI Master Ports。

    在Diagram窗口下，双击ZYNQ块符号，打开ZYNQ配置。单击32b GP AXI Master Ports。弹出PS-PL Configuration界面。在该界面中，选中AXI GP0 inteRFace后的复选框。

2 o# x7 U0 N7 A" Q2 R1 C6 r

  

游客，如果您要查看本帖隐藏内容请回复

% e% G; j" n( [3 Q& s2 v/ R

leleeda

回复看看