找回密码
 注册
关于网站域名变更的通知
查看: 321|回复: 2
打印 上一主题 下一主题

FPGA信号处理

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-10-8 10:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 A-Lin 于 2018-10-8 10:30 编辑 ) Z3 L5 u1 b& e9 p

6 d0 v/ N: r( y0 q
FPGA信号处理
  一、FPGA信号处理的方法
      在数字信号处理方面,FPGA比DSP具有更多的优势,主要表现在速度和性能。FPGA处理的性能取决于处理数据的并行结构,而微处理器与所运行的频率密切相关。
  如下图所示,传统的微处理器和DSP在实现256阶FIR滤波器时,采用了顺序的处理结构。这样,就限制了数据的吞吐量。由于这个处理结构采用的是共享时间的乘积累加(Multiply Accumulate,MAC)单元,因此通过高频率驱动这个单元会造成系统的竞争力的降低。在这个结构中,每个数据采样执行256个乘和加操作。每256个时钟周期才能输出一个结果。

% N) j/ k1 k# Z) z- L" S2 ^; F+ j# o
      
游客,如果您要查看本帖隐藏内容请回复

. ^0 ~/ o+ p( `; v( h2 B8 q* g: e; \$ ?
6 _+ r, ^1 ~) R
; r. [/ ^1 ~  u# }  s

8 ~" p5 b: T1 |
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-6 18:59 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表