|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 tencome 于 2018-9-12 22:39 编辑 9 D8 k$ n; m. z4 \
! }7 Z2 C+ D/ i* ~3 B' H
DDR 芯片仿真数量的计算
: c6 {9 @+ g& }4 v5 }
' D3 ^) Y- ?; {4 H" V+ {用Q3D仿真了一个 DDR芯片的封装基板进行RLC参数提取，由于封装芯片内部有2个die，2个die一模一样，只是焊线的长度有差异。 U8 b- p9 u2 n! R- p! f( x
仿真出来的数据有点奇怪。附件是仿真数据。
3 O* |# ~( f7 G' [/ k
; ~' x0 G4 |8 c' `+ D例如 网络A1
T7 @- _. j1 D Y9 g3 x6 l. p: ]- L
1. 电容只有1组数据，但是电感部分为什么会分成了DIE1 和 DIE2？ 能不能让电感也变成1组数据？
, [0 l1 N( K8 ?$ ?2. 由于DDR封装基本的RLC参数是需要满足JEDEC标准的，因此需要计算Zpkg和Tdpkg，电容和电感用那个数据？或者需要计算方式？5 J- H, N7 b5 M' T9 @
有没有大神帮忙算网络A1 的Zpkg和Tdpkg是怎么计算的？6 D9 b) E9 l5 P) y G
1 n' O8 k/ G: g j# w0 n9 V3 E* Q) f' R9 ^4 g8 T
1 m# ^3 p7 A* s4 A# r# M
4 s9 v$ n6 e/ I2 v0 `! s2 _
|
|
/1 
发表于 2018-9-12 21:52
收藏
淘帖
支持！
反对！