关于晶振

张志强

请教给位大神，晶振下方到底是挖空好还是铺地好
  F; {9 V; |1 y" n! {比如说我两层板，顶层是贴片晶振，那么底层是挖空还是铺地好，网上看了两种说法都有，这让我很纠结

中臣

晶振下方挖空，是从减少寄生电容考虑吧，晶振的PAD有点大；  从EMI考虑，铺GND；

超級狗

中臣 发表于 2018-7-26 19:40
, f; B3 Z5 F) W晶振下方挖空，是从减少寄生电容考虑吧，晶振的PAD有点大；  从EMI考虑，铺GND；

提供某個 Application Note 的一段話，作為不鋪地說法的佐證。
5 o  L, s, v9 ]$ X

• To minimize capacitance, do not put a ground plane or power plane under the crystal, EXTAL pin, or associated routing.
• If you must place a ground plane layer under the EXTAL pin, minimize capacitance by placing the layer at a minimum distance of 3x the ball pitch space.
  
  ! ]' \' ^3 _; d! z, |* @( R

補充一點，小弟只提供此種說法的佐證，並非強烈建議要這樣做，大家別誤會了！

asdf193

晶振下面铺上地，然后这个地和整体的地再隔开，如果不想隔也没啥问题，如果周边没有敏感的信号不铺也成，主要看周围的信号了，如果距离大了也影响不大，一般高频对低频数字信号影响不大，当然低频数字对高频也影响不大，功率走线里面有高频可能有影响，模拟信号对高频敏感，但是看情况，高频在人耳听力外的影响了又能怎么样，又听不着~~~

不语

很少见晶振底层挖空的设计，我们两层板也都是铺地，目前没发现有什么影响。

wmz

个人认为因根据情况而定，低频数字信号即使走到晶振下也无太大影响，高速高频信号就不能从晶振下方走。
- M8 n& m6 c9 E1 c5 P至于铺地还是挖空，理想做法是晶振下只有GND信号，没有其他信号。

ksecufo

如果下方有布线，就不要挖空。低速的晶振挖不挖空都没有太大影响的。

lize314

8M 单片机 2层板 没有挖空
24M 手机的 必须挖空

clp783

到底挖还是不挖，我40M的没挖。

Joen0_0

期待高手解答

Adey

我的理解：晶振正下方相邻层 挖铜箔，不过是为了减小焊盘的容性负载，其实多层板，不挖空根本没什么；起振电容也是可以调整的。
换个说法，如果说要挖地，怎么挖，挖多少，就在焊盘底下挖，还是整个晶振都挖？这一系列的工程问题，都是值得研究的。我懒，所以就不挖空，爱谁谁说，32768-24M都有，到目前为止还没碰到过起不来的。

xiaowenwu1989

不要去挖空

超級狗

asdf193 发表于 2018-7-27 18:17
6 u$ Y9 w9 ^! T- i; E晶振下面铺上地，然后这个地和整体的地再隔开，如果不想隔也没啥问题，如果周边没有敏感的信号不铺也成，主 ...

! }4 }4 T% d9 E& s8 h

• 晶振下面铺上地，然后这个地和整体的地再隔开
  0 Q# U% h$ g- A/ z這句回答得漂亮！
• 高频在人耳听力外的影响了又能怎么样，又听不着~~~
  這句讓我冒冷汗！
  2 b/ }7 o( O! n$ g

5 m8 [. }" {( S8 `# T  |# B. n

liling92zdh

一般是保证晶体下方比较干净就好，晶体单点接地

Jujianjun

个人认为， 这个问题case by case ：
8 S( d0 ]' o; Y$ s2 b
1. 非常小的板子， 空间狭小， 旁边如果再有敏感的RF/Analog circuit， 最好铺地然后和主要的GND隔离开
9 t* U  @" L; @# U. U' E4 B% x2. 大的板子， 如果都是digital的系统设计， 按照平常的处理铺地即可
: O5 m; U! E# H; ~7 s& J) K' F$ M