关于端接的一个问题

Joen0_0

如图所示
2 d: S4 j/ ~5 [5 c  P1.实测在端接电阻R1为0R时，AB两点的波形都是图①的情况，有些过冲
! u& u5 Y5 a: T. b5 h2.在调整端接电阻为100R时，A点的波形为图①，B点的波形都为图②
想问一下
/ J+ `' S1 m5 ]! Y- r1.调整端接电阻后，对于终端来说，波形是正常范围内了。但对于源端来说，在调整端接电阻前后，源端（A点）波形都是有过冲的情况的（实测），是不是说端接电阻仅仅只是调整终端所接收到的信号，对于源端并没改善
2.还是测试结果有偏差

( v' f$ i! K8 G4 x, a; J9 C& V

Joen0_0

kobeismygod 发表于 2018-5-13 16:54
' r& L/ U. {  [( S1 V! ]4 ]串联端接主要用于输出阻抗小于走线的特性阻抗的情况，这个电阻目的是增加了源端的输出阻抗，所以在图上电阻 ...

了解，我只是觉得说
1.电阻已经很靠近源端了，还是能测到电阻到源端信号的过冲现象，那是不是说，端接电阻不管怎么放置，源端到端接电阻一定还会有过冲的现象
2 I" `/ h) f9 {2 a: \1 U2.端接电阻到源端的距离影响着这个过冲程度（假如端接电阻就在源端BGA底下，是不是说，源端到端接电阻这段信号的过冲会变得非常小？）
; N, u6 @! ]0 l; x2 k3.虽然源端到端接电阻这段信号确实不是特别重要，这个产品也在出货了，只是我个人想通过交流学习一下知识
4.真的非常感谢每一位大神，每次在365上问问题都有挺多人来回答的，真的感谢

ABCDJ

we167527 发表于 2018-5-23 19:29
+ b6 O3 f% U& E: H; n- l末端端接意思是。像在地址线上那样并联一个上拉？还是在最末端像VTT那样？

应该末端像VTT那样，也最简单的方式也就是上下拉，阻值跟特征阻抗一样，单端和差分有点区别。但是直接上下拉会提升很多功耗，所以又有优化的版本，比如加电容的方式，而又因为输出IO一般驱动能力有限，这个电容容值很难选择。总之，对于单端信号的末端端接，基本上很少用，除非像DDR一样有个比较合适的VTT电源。
6 Y, u6 |! [9 z1 I6 ^: I; i/ Z

kobeismygod

we167527 发表于 2018-5-17 10:17
那我有个问题！
就是DDR的地址组/控制组的那些匹配电阻为啥是需要靠近DDR颗粒摆放呢？

7 y1 ~% z+ F' B2 `8 n% a因为这些信号线是单向传输，另外你说的这些信号用的是并联端接（我说的端接靠近输出端指的是源端匹配），也就是传输线阻抗小于输入端阻抗，所以并联端接电阻会接收端的等效阻抗降低与走线阻抗匹配，综上，需要靠近颗粒端摆放。

岁月印记

终端电阻可以减少信号反射造成的干扰，好像无法改变源端的过冲。这个串联端接要靠近发射端放置，不太适合双向传输信号

asdf193

源端是发射，收端是接收，串接或者并接电阻是保证接收端正确采样电平，

Joen0_0

asdf193 发表于 2018-5-9 09:40
源端是发射，收端是接收，串接或者并接电阻是保证接收端正确采样电平，

意思就是说，发送端过冲是没有办法的，端接只是改善接收端接收到的信号质量？
9 b1 X% l+ s+ Q& e8 d9 |3 v

Joen0_0

岁月印记 发表于 2018-5-8 18:07
5 q2 m$ P2 y4 b. w6 M终端电阻可以减少信号反射造成的干扰，好像无法改变源端的过冲。这个串联端接要靠近发射端放置，不太适合双 ...

; h% J2 r5 ]9 e$ w0 ~0 r; B& A& c/ z靠近源端，大家都这么说，总不可能把电阻直接塞BGA里面吧。。。
% Z' P# J/ d/ x  o

asdf193

Joen0_0 发表于 2018-5-9 14:52
' H$ Z! d/ n4 }% g" E+ c靠近源端，大家都这么说，总不可能把电阻直接塞BGA里面吧。。。

' ?5 R: Y1 v3 _, _1 q" K! b尖端过冲，可以通过调节驱动能力来实现~~~还有就是整个线路的阻抗匹配好的话可以减少~~但是~~~对电路性能没有影响的话~~调节他有啥意义？？

zltwin

学习了

哈士奇的主人

我们关心的是接收端的信号，接收端的信号质量好就行。这是pin to pin的走线吗？

kobeismygod

串联端接主要用于输出阻抗小于走线的特性阻抗的情况，这个电阻目的是增加了源端的输出阻抗，所以在图上电阻B侧，信号的反射会减小，因为驱动端的输出阻抗在匹配之后比较接近走线特性阻抗，但是在电阻的A侧还是会有反射，但是不影响接收端。

Joen0_0

asdf193 发表于 2018-5-10 09:41
8 i8 ~* R) W1 X; N' ?8 V: C- a! ?尖端过冲，可以通过调节驱动能力来实现~~~还有就是整个线路的阻抗匹配好的话可以减少~~但是~~~对电路性能 ...

没有，说实话，这个电路已经是在出货的产品了，只是我测出来后个人的一个问题而已
尖端过冲，调节驱动能力是通过芯片软件实现的么，这个还真没了解过
$ C' ^& U7 L1 [2 b  z" I' c4 s

Joen0_0

哈士奇的主人 发表于 2018-5-10 17:38
我们关心的是接收端的信号，接收端的信号质量好就行。这是pin to pin的走线吗？

是的，pin to pin
. F- d3 g, V+ D& Y你这个问题倒启发了我，要是一对多的话，结果又是如何。。。
$ N0 A0 Z2 C6 \

qiantan

那请大神讲讲，是不是所有的端接都是靠近源端比较好呢？

哈士奇的主人

qiantan 发表于 2018-5-13 22:07
! I8 D% W) x2 Q7 }! x4 P那请大神讲讲，是不是所有的端接都是靠近源端比较好呢？

0 v" A6 ]! j3 u+ o不是，看具体芯片具体引脚的

kobeismygod

Joen0_0 发表于 2018-5-13 20:45
' c1 E$ x* h6 `# T了解，我只是觉得说
3 F1 t' y3 V1 n1.电阻已经很靠近源端了，还是能测到电阻到源端信号的过冲现象，那是不是说，端接电 ...

是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你的端接电阻摆放的多么靠近输出，只要阻抗出现不连续，就会有反射存在。

0 B8 n9 O4 [# n( E0 P