找回密码
 注册
关于网站域名变更的通知
查看: 658|回复: 2
打印 上一主题 下一主题

[Cadence Sigrity] [發問] Optimize PI 模擬會經過bead

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-2-16 23:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 x1215 于 2018-2-16 23:59 编辑 9 |+ l. B6 ^, ]3 Z/ x) w
7 @0 e3 f: k' K
請問各位有遇到此狀況嗎?例如: 0.9V_PMIC ---> BEAD ---> 0.9V_PLL3 V' |( i, _- k4 B
此時我要模擬0.9V_PLL時,模擬時只會將0.9V_PLL上的電容納入計算,
. u  H8 q2 ^. g/ tBEAD本身特性和BEAD之前的電容都不納入考量,這樣該如何是好。
* \, C* k4 x- U& P- g" ]' ]; N0 P
$ }9 D: X/ `# H5 n4 P8 R還有就是三端子電容如果左右兩端的net name不同,也會有此狀況。
" j$ S6 c9 Q6 f! `) o
6 Z  J( J! B/ {! t& O8 I6 |1 p8 r
  • TA的每日心情
    郁闷
    2019-11-19 15:27
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2018-3-16 17:15 | 只看该作者
    把它短路或是建model

    该用户从未签到

    3#
     楼主| 发表于 2018-3-17 10:49 | 只看该作者
    謝謝建議,可以試試看。不過針對三端子電容的應用,請問是否有範例,這方面試過幾次還是有點問題,到最後只能用一般兩端子電容帶過。) p! Q+ ]& X8 X. y% N8 ^0 I
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-26 21:09 , Processed in 0.109375 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表