TA的每日心情 | 擦汗
2020-1-14 15:59 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
请问高手在一个工程模块中 时钟生成模块如何设计比较合理？
( o8 K9 f; I! i9 p1 s( J/ X0 h! n2 ]3 n1 O3 W
如何设计有效可靠的分频时钟？
7 r/ x( W2 `- K6 L Y
6 Q2 n4 j. I) u3 R8 E
8 d" h G7 f! ?) T0 `8 P8 [. X! @
/ f. w$ r) p7 _" O
" B, U, A, r S6 w* _+ R e& S5 X: k/ E' \4 o- t" P0 T) H
' c9 z* Q* f7 ^ X: O+ `; s
6 v5 ~9 A& R9 w
是不是一般采用主时钟进行采样
* L& P9 e8 k7 c C# B: S Z: u1 P6 Q
用计数器生成使能时钟
, e4 w! D. v. a0 e: _8 x
9 I. ^7 c% f$ V8 A( O' ^. Z. r
& y" R+ q! Q3 Z) t0 h$ Z4 M7 N; M+ v7 ~& F$ Z
在其他模块中依然使用主时钟0 A9 A# ?; R( M% P1 t; M" s
5 e7 Y' G- M* t5 J+ I& |
只是在使能时钟条件下进行操作) c3 v7 P6 k7 u( J2 F5 Q
+ j% |0 x) H5 _
) y: q3 D1 r9 W: Q5 C1 [; f9 n. B, L, z1 O0 h
上面是否合理有效 |
|
/1 
发表于 2009-1-5 22:01
收藏
淘帖
支持！
反对！
发表于 2009-1-6 16:31