找回密码
 注册
关于网站域名变更的通知
查看: 500|回复: 2
打印 上一主题 下一主题

[ADS仿真] FET晶体管LAYOUT求解

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-12-12 10:16 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请问这个FET混频器的RF口,LO口,IF口是在哪,而且是不是只能在RT/duroid 5880/ROGERS这个板材中制作,如果我换别的板材,这个LAYOUT还有参考意义吗?' A9 L, F4 Z2 z  K! ]0 [# Z; x

该用户从未签到

2#
发表于 2017-12-12 11:12 | 只看该作者
推荐LAYOUT一般都会有参考意义的,不同板材损耗不一样,估计性能没有那么好吧

点评

不同板材下这个尺寸还能一样吗? 还有几个PORT如何对应  详情 回复 发表于 2017-12-12 14:12

该用户从未签到

3#
 楼主| 发表于 2017-12-12 14:12 | 只看该作者
GHOST 发表于 2017-12-12 11:122 C* q5 Q" m4 w; P# i: F
推荐LAYOUT一般都会有参考意义的,不同板材损耗不一样,估计性能没有那么好吧

5 I* _: l% y0 _' s4 k0 D4 v- W- g: w不同板材下这个尺寸还能一样吗?           还有几个PORT如何对应' t, m+ V7 b' F, B4 |1 ^$ z$ h  a
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-26 08:28 , Processed in 0.109375 second(s), 30 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表