|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
在下小白一枚,花了一个多月的时间用FPGA控制SI5324C实现了时钟的分频,输入50M输出25M,当然了,这用MMCM或者PLL也能实现,但是SI5324C有一些特别的好处。程序在附件里,使用Verilog HDL编写,FPGA是Xilinx的K7325T。
8 n* _" }" V/ O) C 首先要说明的是,SI5324C有很多寄存器,要正确的使用它就得配置这些寄存器,它的控制模式有IIC和SPI两种,我用的是IIC,IIC通信协议网上一找全都是,所以协议我就不多说了。+ t# d: H9 {% D7 Z& B) \
这里要说明的是,大家在网上找的IIC通信例子里大多数都是先发从机地址再发寄存器地址、然后数据、然后又发寄存器地址如此循环直到通信结束。但是在SI5324C中,寄存器地址是自动增加的,也就是说先写了一个寄存器之后,地址自动加一,所以你只要不断的写数据就可以。
# @/ w1 ?8 c3 k6 `. v2 e另外要注意的是,这个芯片寄存器很多,有些是不可以用户配置的,但是地址自动加一会加到那个地址,所以要注意到了那个地址之后要停止写数据,结束通信后再次开始通信从要配置的寄存器地址开始写。! G; M% D0 {+ p2 M* u
芯片就需要注意这么多,还有啥的注意看芯片的使用手册和数据手册就是了。2 E2 v" F& m# b' b" R
接下来还是说一下比较普遍的问题,希望小小白不要走我的弯路。: ^% W; D. L, N% B1 q9 `! d" [
1:请一定要注意Verilog非阻塞赋值的特点。非阻塞赋值是在时间步内完成的,我就是因为注意不到这一点导致输出的数据在0和1之间不断抖动,状态机也在两个状态之间循环往复不会前进,浪费了很多时间才解决掉这个问题;
& `/ p* ?% Z( ~2:请一定要重视仿真,不要因为怕麻烦就跳过这一步直接用chipscope抓数据,chipscope抓的数据是有限的,数据多了之后看不到完整的数据,仿真就没有这个问题,而且仿真可以帮你快速发现逻辑上的错误。
4 o; Q* Y$ N* Q# c4 Q5 f6 M9 F" m3:如果需要调试外设,那么请一定要详细阅读外设的数据手册和使用手册,我就是因为没有仔细阅读,不知道SI5324C的地址会自动加一导致实现不了功能,而找到这个错误用了半个月,因为一直没怀疑到地址这个点上。
1 {1 f3 |4 s' k最后,把SI5324C的手册也附上,省得有想看的人还得去找~
' r4 B% P9 w! }
6 L' ]$ ?8 H4 H6 e1 Q: }' k |
|