找回密码
 注册
关于网站域名变更的通知
查看: 761|回复: 5
打印 上一主题 下一主题

PLL 锁相环功能?

[复制链接]
  • TA的每日心情
    开心
    2024-9-14 15:26
  • 签到天数: 9 天

    [LV.3]偶尔看看II

    跳转到指定楼层
    1#
    发表于 2017-11-8 16:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
       时不时碰到PLL锁相环这个概念,有没有大大详细说明下这个锁相环是干什么用的?谢谢!7 K& n% s9 S) P, ?( H, x. F6 n
       参考百度百科https://baike.baidu.com/item/PLL/3852?fr=aladdin.
    . }7 G# \" Z1 u: ~   一般时钟信号的频率不是很高,当需要高频时序信号时,通过PLL提高时钟频率,生成高频时序信号?$ W' O$ d! u1 L% j  c

    该用户从未签到

    推荐
    发表于 2017-11-10 23:48 | 只看该作者
    PLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时脉讯号,使高频器件正常工作,如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因,做不到很高的频率,而在需要高频应用时,有相应的器件VCO,实现转成高频,但并不稳定,故利用锁相环路就可以实现稳定且高频的时脉冲讯号。百度的资料,后续详细解释下。

    该用户从未签到

    2#
    发表于 2017-11-9 17:30 | 只看该作者
    最主要作用就是超频(分频和倍频)
    6 w& i2 J# Q/ _% Z常见的单片机比如STM32,MSP430内部时钟电路部分都有PLL
    9 r& r: @/ U+ ~- B% a, C! I至于其基本结构、工作原理等资料网上就很多了
    1 b& v5 `) |5 b9 i! Mhttps://ezchina.analog.com/message/18945#comment-18946
    % E+ ]+ ?$ q' ~' Q7 y: K5 f6 q design-debug-a-pll-circuit_cn.pdf (418.38 KB, 下载次数: 18)
    3 z6 \0 P  u! G7 j1 j
    / j" w3 ?* C& ]1 ]4 y$ T: X1 Z& F4 y6 z6 {4 t; @6 \

    3 x6 Z! a( k5 K7 }& v  J, `, G6 I3 S5 Y" F
    0 i1 R, K" T# v6 y7 ]$ J

    & v9 u- ?4 P1 `! S  h$ P! \0 _) [. i4 [& @

    % o3 ~# |, |6 [7 N

    该用户从未签到

    4#
    发表于 2017-11-13 09:07 | 只看该作者
    1. 你电路时钟哪里来的?除低频用晶振,高频很多事PLL实现的 2. 发射机的载波,也是需要PLL实现,比如你需要一个800MHZ正弦波 3.PLL好处是可以产生多个信道频率信号,能快速切换

    该用户从未签到

    5#
    发表于 2017-11-13 16:11 | 只看该作者
    路过就进来看看。

    该用户从未签到

    6#
    发表于 2017-11-25 19:17 | 只看该作者
    K了我一个月的站,刚才site的时候
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-29 16:54 , Processed in 0.156250 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表