找回密码
 注册
关于网站域名变更的通知
楼主: beebeevincent
打印 上一主题 下一主题

xilinx demo DDR4&PCIE3&optical module

  [复制链接]

该用户从未签到

241#
发表于 2020-1-14 16:24 | 只看该作者
下载来学习学习!
5 f  G( A/ d; N* e6 L$ J- X" _

该用户从未签到

242#
发表于 2020-1-14 16:24 | 只看该作者
威望不够,不能下载。

该用户从未签到

243#
发表于 2020-2-28 00:05 | 只看该作者

该用户从未签到

246#
发表于 2020-3-20 12:11 | 只看该作者

该用户从未签到

247#
发表于 2020-3-31 10:00 | 只看该作者
这个板子个人感觉挺好的,BGA BREAK OUT全部使用VIA IN PAD的方法。 PCIE是削手指的工艺,外围有很多高速的光模块差分信号。 有不少可以学习的地方,和大家分享一下;)
  • TA的每日心情
    开心
    2022-11-27 15:22
  • 签到天数: 770 天

    [LV.10]以坛为家III

    248#
    发表于 2020-4-5 21:56 | 只看该作者
    xilinx哪个型号的没说啊
  • TA的每日心情
    开心
    2022-11-27 15:22
  • 签到天数: 770 天

    [LV.10]以坛为家III

    249#
    发表于 2020-4-6 12:53 | 只看该作者
    dqwuf2008 发表于 2017-11-15 19:52
    9 L: O+ F! h( ?& h有没有原理图啊,有原理图就更好了

    & k8 F& u7 W. \6 l4 G" k2 c. e$ }没有原理图
    6 d3 V( e: }  I$ x# V* _
  • TA的每日心情
    奋斗
    2023-3-6 15:55
  • 签到天数: 39 天

    [LV.5]常住居民I

    250#
    发表于 2020-4-6 15:07 | 只看该作者
    qingtian52014 发表于 2018-1-5 15:045 _! `0 w* z9 f+ J
    谁讲下 LAY20信号层,同层的DDR4的走线,同层为何不走一样的线宽?  其体现在DDR4的 地此线上面。若说是夹 ...
    & q9 `, Y3 ~! A
    1.是不是跨平面分割了的地方,所以才需要进行加粗+ s6 A* I, E) R4 w5 P
    2.走线加粗本身就有抗干扰的能力增强+ c8 O; a0 N1 Y, R( s$ w7 f4 G
    3.我的问题是这样线宽不一致,突然改变,会造成阻抗突变?你这个是参考上的经典?; [+ a' w8 ?! N5 }. @7 F: O( V
    4.参考文件的权威度是如何?3 R; t  @9 X- O( \/ F5 p
    5.我老是金币不够下载不到,可以分享给我?766267001@qq.com非常感谢,我也想学习下好的做法?一起探讨下5 I# R# I0 G, ~

    该用户从未签到

    253#
    发表于 2020-4-7 15:39 | 只看该作者
    看看能不能看,谢谢楼主
    7 D7 X5 [4 ]% L8 P
    ; l" Y# D" i: Y. y9 [; Z0 d3 f

    该用户从未签到

    254#
    发表于 2020-4-7 23:19 | 只看该作者
    看看,削习一下+ B' {. B/ i; a, H

    该用户从未签到

    255#
    发表于 2020-4-10 17:50 | 只看该作者
    学习一下,看看

    “来自电巢APP”

    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-10 11:05 , Processed in 0.156250 second(s), 21 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表