2017年11月5日QA检查报告节选

guhanzuiying

1023598725

EDA365QA 发表于 2017-11-7 09:03
高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。

+ ^& Y3 b, N; H- u6 R受教了，谢谢版主。
1 O2 d6 Q% N2 d, Z6 m& N- j

1023598725

EDA365QA 发表于 2017-11-7 09:03
! Q8 Z( i8 F( M9 L( R高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。

7 C) ~5 u9 Z) U$ {2 Z受教了，谢谢版主。

1023598725

Jamie_he2015 发表于 2017-11-6 18:54
5 V+ b8 [- E$ i3 w5 a5 \应该是，不要在两个过孔之间的挖空区走线

8 N" {& A- s  h" A谢谢。
9 I* {* }# i( u

LiuTao166462139

EDA365QA 发表于 2017-11-6 10:15
! a9 M( T& t( c) B6 J4.CAN没有按照差分走线

0 b; }2 n5 t7 l: K$ N! w* Ncan为什么要走查分呢
) I- u/ T+ B* T" |; [

剑铮奇迹

1023598725 发表于 2017-11-6 17:44
! S4 ]+ x# T0 p% j  T5 Y你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。

# g0 G' v% H4 z9 z' _不是器件，是差分过孔反盘，穿反盘导致那块参考不连续，这种情况是可以避免的

EDA365QA

LiuTao166462139 发表于 2017-11-7 15:49
2 @$ V0 C& u$ G, h" Ycan为什么要走查分呢

8 f+ G/ T+ D' Xhttps://www.eda365.com/thread-152486-1-1.html
- c. e- E5 y2 k4 f- |

jiangriver

EDA365QA 发表于 2017-11-6 10:15
3.网格部分应该是表层禁布

为什么要禁止布线?  没听懂.

fengyu6117

EDA365QA 发表于 2017-11-6 10:15
4.CAN没有按照差分走线

5 K6 b8 g; Z6 {# f5 E9 wCAN总线是差分，但是速度慢，要求不严格，做类差分就可以，阻抗没要求（貌似CAN可以传数字或模拟信号），差分等长不差太多就好。

cjz351421568

1023598725

剑铮奇迹 发表于 2017-11-7 15:58
$ L- d2 b4 }+ r4 k! t" T不是器件，是差分过孔反盘，穿反盘导致那块参考不连续，这种情况是可以避免的

" v4 h3 O4 r5 X& V) \# W谢谢大神。

qilinwang66

Jamie_he2015

:lol:lol:lol:lol

wx_SHOh21dw

感谢分享

紫菁

jiangriver 发表于 2017-11-7 19:02
0 c$ V/ }+ N* c# D; h+ J9 U为什么要禁止布线?  没听懂.

1 }# _; R2 I! V( h0 t; }  S; O- h看起来像是结构要求。那个区域很像是导入的结构图啊。
& a/ x6 |" T2 T' C: p