2017年9月24日QA检查报告节选

EDA365QA · 发表于 2017-9-25 09:41

您需要登录才可以下载或查看，没有帐号？注册

x

1.此LDO的散热焊盘并非接地网络。现在引起强连短路。

wang09 · 发表于 2017-9-28 16:57

EDA365QA 发表于 2017-9-25 09:41
& f$ q7 E# ~6 \$ a3.平面对齐金手指PIN

请教下,这是考虑啥因素,要求平面对其金手指.

EDA365QA · 发表于 2017-9-28 17:27

wang09 发表于 2017-9-28 16:57
& z) x4 e4 }6 C+ h, T- Q2 K请教下,这是考虑啥因素,要求平面对其金手指.

平齐可以保证走线有完整的参考平面，现在这样部分走线参考面是缺失的。

EDA365QA · 发表于 2017-10-9 10:05

twffwt 发表于 2017-10-6 21:28
& J$ G2 \3 D* C) F差分在终端匹配，单端在源端匹配哈

并联100欧姆的电阻是此时钟的终端匹配。

EDA365QA · 发表于 2017-9-25 09:41

2.电容接地孔太长了

EDA365QA · 发表于 2017-9-25 09:41

3.平面对齐金手指PIN

EDA365QA · 发表于 2017-9-25 09:44

4.相邻走线层走线重叠引起串扰严重

EDA365QA · 发表于 2017-9-25 09:45

5.继电器控制线加粗到10MIL以上

EDA365QA · 发表于 2017-9-25 09:45

6.时钟电阻匹配位置应在末端

EDA365QA · 发表于 2017-9-25 09:45

7.约束规则设置漏等长线

EDA365QA · 发表于 2017-9-25 09:45

8.走线多余，导致成环

EDA365QA · 发表于 2017-9-25 09:45

9.有时序要求线组中部分走线的拓扑不一致

EDA365QA · 发表于 2017-9-25 09:46

10.POE的线加粗到20MIL，整流挖空多些

Haiting32451 · 发表于 2017-9-25 13:19

qilinwang66 · 发表于 2017-9-25 13:51

Pang8343569 · 发表于 2017-9-25 15:12

guhanzuiying · 发表于 2017-9-26 07:50

帐号		自动登录	找回密码
密码			注册

推荐内容 /1