找回密码
 注册
关于网站域名变更的通知
查看: 1255|回复: 22
打印 上一主题 下一主题

2017年9月7日公益PCB评审报告节选

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-9-8 09:04 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1.电源焊盘没有钢网
; j& ^/ R8 O1 p; |   @" l2 L# S1 h5 u

该用户从未签到

推荐
 楼主| 发表于 2017-9-8 09:06 | 只看该作者
7.关键信号参考面不完整,多次跨分割及悬空5 M( v6 x" E' L/ n9 l
% e0 L: ^1 Q. v; z/ ?# g
  • TA的每日心情

    2020-4-16 15:19
  • 签到天数: 5 天

    [LV.2]偶尔看看I

    推荐
    发表于 2017-11-6 16:19 | 只看该作者
    EDA365QA 发表于 2017-9-8 09:06
    2 ?5 A" o  j% c4 J, J2 |10.此类器件都是光耦器件,建议挖空处理。所有层都不要过线

    ( n" s0 |# s7 p+ ?如果需要挖空光耦下面,也不能完全隔离好啊,那不就需要光耦前端走线路径所有层都需要挖空了吗。: u% E* F! X0 b4 T4 P+ w# x  t
    1 y, S1 }9 C+ e* r& g) ^

    该用户从未签到

    推荐
    发表于 2017-9-13 14:38 | 只看该作者
    菜鸟小泽 发表于 2017-9-12 20:340 }3 ?+ e1 z0 C8 k$ j( `+ Z
    请问版主该图片列举的光耦器件速率达到了多少,可以作为平时设计的一个参考
    ; V4 @8 Z4 I9 u- q5 c7 q. [
    光耦是隔离器件,是靠光电来耦合的不用考虑速率.
    # C8 ]5 J4 a7 x9 j8 _: V  n

    点评

    学习了,谢谢  详情 回复 发表于 2017-9-13 19:14

    该用户从未签到

    2#
     楼主| 发表于 2017-9-8 09:04 | 只看该作者
    2.由于U1输出的4输模拟信号需要穿过数字区域(VC)到电源区域(VS),因此建议信号靠近旁路电阻(R51)进入电源区域后再分开5 p* o$ }( ^( V8 I% \2 K# S( ]
    5 G" y1 H0 b2 U2 M/ h9 g0 G

    该用户从未签到

    3#
     楼主| 发表于 2017-9-8 09:04 | 只看该作者
    3.串口器件周边的5个电容建议都加粗处理- f" o/ B" G8 i' u5 W7 m4 I: w# R
    0 J! r5 Q6 X; Y/ \. @8 a6 v9 ~; v

    该用户从未签到

    4#
     楼主| 发表于 2017-9-8 09:05 | 只看该作者
    4.6V从电源(U6)到产生模拟5V的电源模块(U7)只有TOP层这些连接,需要加宽( V+ g  [' g$ \9 C: Q+ k

      S. p  e, d- G' u9 n

    该用户从未签到

    5#
     楼主| 发表于 2017-9-8 09:05 | 只看该作者
    5.晶振供电电路,加粗处理* H% ?$ @2 `; F/ Z
    & [6 }( x; i0 \4 i

    该用户从未签到

    6#
     楼主| 发表于 2017-9-8 09:05 | 只看该作者
    6.参考面上有多余的挖空区域,导致时钟信号参考面部完整9 U2 ^. w- Z- {5 l; {7 q
    % R. k; o/ E7 q* X& N$ i* u9 z

    该用户从未签到

    8#
     楼主| 发表于 2017-9-8 09:06 | 只看该作者
    8.变压器前后需要做隔离处理+ g0 a! {* F% J% ?
      {0 B1 r9 P, ~9 E9 L3 S  M. W/ x

    该用户从未签到

    9#
     楼主| 发表于 2017-9-8 09:06 | 只看该作者
    9.USB是差动信号,需要按照差分走线
      x  z; e7 n; B7 H, B8 n   o  v; t# F/ l$ E1 ?

    该用户从未签到

    10#
     楼主| 发表于 2017-9-8 09:06 | 只看该作者
    10.此类器件都是光耦器件,建议挖空处理。所有层都不要过线3 D/ d$ o! A/ M5 k( K
    5 V6 S$ c! R" @

    点评

    如果需要挖空光耦下面,也不能完全隔离好啊,那不就需要光耦前端走线路径所有层都需要挖空了吗。  详情 回复 发表于 2017-11-6 16:19
    请问该类器件不挖空在内层直接电源隔离是否可取?  详情 回复 发表于 2017-9-11 20:10

    该用户从未签到

    13#
    发表于 2017-9-9 13:55 | 只看该作者
    学习了,很强大!!!
  • TA的每日心情
    开心
    2025-7-28 15:07
  • 签到天数: 93 天

    [LV.6]常住居民II

    14#
    发表于 2017-9-9 17:00 | 只看该作者
    look look  , study hard
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-29 22:26 , Processed in 0.171875 second(s), 34 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表