ddr3等长问题

ann_wz

1.fly-by拓扑的ddr3的dqs跟其对应的clk需要等长否，如需等长，等长做到多少？（如颗粒1的dqs1根其对应的时钟(控制器-颗粒1)
; i" G8 W6 n+ n0 n4 A  p2.一个控制的两个通道，两个通道的clk是否需要对应等长，就是控制到两个通道对应的颗粒的那段clk，如需要等长做到多少？
5 o. }" Y4 S. r; K9 a" H+ s) y4 P
0 C7 a3 Z- |, g) _- S

hagelee

控制等长的目的也是为了保证timing的余量；走线和延迟的计算公式 V=C/sqrt(Er)
1.内层周围介质均匀，Er取4.2-4.5，C光速约12inch/ns，计算后为V=166ps/inch；
2.表层由于暴露在空气中，Er小于4，传输速度比内层快，大约 140ps/inch；
" |# T& m2 t6 o6 u/ j6 b% D. M考虑到温度,电压,颗粒的差异，预留一定的余量可以避免问题的产生，我认为能控制在+/-1inch之内，基本能够保证时序的要求了。
; a' a$ L5 D/ f7 t9 f, U
- v3 o4 i! U% E8 l' z  c- X还有一种情况是板子结构特殊，布板确实无法做到1inch范围之内，可以考虑通过绕线增加1个ck的周期；这个主要是跟芯片设计的DDR PHY有很大关系，当然这个需要厂家确认。
' p' x/ j1 E$ s0 l3 S

hagelee

我冒泡来解释一下：
+ x8 U7 q7 \. X3 {. z1、tDQSCK，这个指标在SCB15H1G这个datasheet中看到（-225，225）ps@1600，（-195，195）@1866，南亚NT5CB128M16HP要求（-225，225）ps@1333，布线需要综合考虑实际跑多少的频率，还有兼容不同颗粒的要求，取一个保守值最好，能做到+/-100ps以内最好
2、flyby的拓扑结构，不需要走等长，这个靠初始化序列校验来保证。但要保证tDQSCLK在规范之内。

* V* W5 j! G1 W$ p1 X  J

cewtf

hagelee 发表于 2017-9-5 18:53
我冒泡来解释一下：
+ W4 j$ B; S' i: K+ S1、tDQSCK，这个指标在SCB15H1G这个datasheet中看到（-225，225）ps@1600，（-195，19 ...

' _$ m# L/ I; ^4 K, `5 R3 t你好，有点不太明白的地方想问一下，这个±150ps，这个指标是时间么，那么这个时间如何来控制呢？我理解的是走线长度的等长就是控制时间的一致性，那么这个150ps这个时间在长度上应该如何计算呢？

xxzouzhichao

1，支持flyby基本意味着控制器支持write leveling，dqs与clk无等长要求，但两者的时间差会有一个范围要求

chen.che.ch.c.

xxzouzhichao 发表于 2017-9-3 07:49
0 g, ^% d7 L. N/ C" G2 m1 L1，支持flyby基本意味着控制器支持write leveling，dqs与clk无等长要求，但两者的时间差会有一个范围要求

- q. c! E1 ^' I150ps
  O9 g/ L" }7 p& E

jungle1120

cewtf 发表于 2017-9-6 10:12
; b% R/ b4 C& j0 d你好，有点不太明白的地方想问一下，这个±150ps，这个指标是时间么，那么这个时间如何来控制呢？我理解 ...

* _$ f* E: Y* w7 w, z8 G一个ps  6mil   ，150ps   ，900mil
- q; i. R( k0 c

ann_wz

各位，我那个项目的控制器不支持读写平衡，导致我走的fly-by拓扑的ddr3跑不起来，现在我打算改成t形拓扑，dqs跟时钟是不是是要完全等长呢，只有一个clk

子建

MARK

紫菁

mark

liuchengyun

dqs与数据做等长，clk走t型，地址线走t型做等长

xxzouzhichao

ann_wz 发表于 2017-9-6 20:52
, |4 l1 D2 f  C( }( a, v各位，我那个项目的控制器不支持读写平衡，导致我走的fly-by拓扑的ddr3跑不起来，现在我打算改成t形拓扑，d ...

5 r  ?9 p$ K9 r" n) {8 x3 N0 C/ g) n位宽多少？

ann_wz

8片+ecc 72位数据，跑800m速率

xxzouzhichao

ann_wz 发表于 2017-9-9 07:47
, {3 ?! ]" y* v7 N" r: t8片+ecc 72位数据，跑800m速率

) r) s$ r: f6 [/ d, n# J居然还有这么蛋疼的内存控制器，也是醉了，板子画大一点，慢慢绕时序吧，估计800Mhz（1600bps）是跑不下了

AD9_PCB

chen.che.ch.c. 发表于 2017-9-4 09:35
1 s: m: z: V0 w2 \; L150ps

具体换算到mil怎么换算呢
7 _' j! Y* h5 A/ N8 _5 A