找回密码
 注册
关于网站域名变更的通知
查看: 962|回复: 20
打印 上一主题 下一主题

2017年8月17日公益PCB评审报告节选

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-8-18 08:39 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1.  电源没加粗.
( W  D: g+ z/ r. w# e; E
9 e2 {3 o1 L( Z9 D! G2 k) f# W* r

该用户从未签到

推荐
 楼主| 发表于 2017-8-18 08:40 | 只看该作者
3.  高速线不要在挖空处转.' @; x6 d( X( s- r2 U- }  b& @4 z; m
; v+ \5 Z, G5 k" {4 e

该用户从未签到

推荐
 楼主| 发表于 2017-8-18 08:45 | 只看该作者
10.  保护地与其它网络间距加大,VD26与L5共模电感换位置,L5共模电感前后做隔离., z+ N3 ~, Q: @

% g4 j) o, B1 E- }. Z" q
  • TA的每日心情
    奋斗
    2023-12-8 15:59
  • 签到天数: 57 天

    [LV.5]常住居民I

    推荐
    发表于 2017-8-19 02:01 | 只看该作者
    wangdalei 发表于 2017-8-18 17:53
    ' Q( k3 s8 c% }: g6 M不要成排放置过孔。有什么注意吗?
    - I5 z$ Y6 D. _+ ~0 b
    可能是会使得内电层被分割
    $ }) x3 L, S5 i5 X2 v, _0 u

    该用户从未签到

    2#
     楼主| 发表于 2017-8-18 08:39 | 只看该作者
    2.  VLDOIN输入加宽.
      S8 j8 L# I1 C) O8 q' H; i * }5 u9 c; s0 m3 }0 x+ K; I7 @

    该用户从未签到

    4#
     楼主| 发表于 2017-8-18 08:41 | 只看该作者
    4.  开关电源参考DATASHEET.8 @5 \' }2 p6 f9 e3 o) _

    . p( \3 G. i  S9 Y) P5 r, g; l, j

    该用户从未签到

    5#
     楼主| 发表于 2017-8-18 08:42 | 只看该作者
    5.  ESD靠近接口走线尽量短,应在另一端做等长./ K% R, x; G4 }. U; d9 h2 ]

    ( {& U: G. G& q2 m- v5 h

    该用户从未签到

    6#
     楼主| 发表于 2017-8-18 08:42 | 只看该作者
    6.  VIA不要成排.- i7 P. t! s0 f$ _; y6 P
    * o5 D: [9 S9 p8 s' |1 X

    点评

    成排形成分割线,交错放  详情 回复 发表于 2017-9-2 11:28
    不要成排放置过孔。有什么注意吗?  详情 回复 发表于 2017-8-18 17:53

    该用户从未签到

    7#
     楼主| 发表于 2017-8-18 08:43 | 只看该作者
    7.  确认连接器位置,板框线不对板边.
    . f- r. @5 R( o" q8 v' s8 b
    0 t# l: Z8 o7 e' y1 k

    该用户从未签到

    8#
     楼主| 发表于 2017-8-18 08:44 | 只看该作者
    8.  电源地PIN脚加粗1 N% ^7 f" a7 R. r5 f% i) Y6 F2 N
    ) A1 f; r2 _2 o. N7 F

    该用户从未签到

    9#
     楼主| 发表于 2017-8-18 08:45 | 只看该作者
    9.  DDR2时钟与DQS差太大了.
    5 p, W7 c5 o- B3 `9 B $ b8 w5 i  B" |# i- Y5 x

    该用户从未签到

    11#
    发表于 2017-8-18 09:33 | 只看该作者
    过来看看,学习学习!

    点评

    pcb
    爱学习很好!  发表于 2017-8-18 09:43

    该用户从未签到

    13#
    发表于 2017-8-18 17:53 | 只看该作者
    EDA365QA 发表于 2017-8-18 08:42" l" {* J0 V; i' R6 e: A  k  g
    6.  VIA不要成排.
    6 w' L1 s- G# h+ J& g
    不要成排放置过孔。有什么注意吗?/ ~% B2 E% o! H6 ~/ ~$ c$ _8 W

    点评

    正确  发表于 2017-8-19 10:01
    可能是会使得内电层被分割  详情 回复 发表于 2017-8-19 02:01

    该用户从未签到

    15#
    发表于 2017-8-22 16:42 | 只看该作者
    过来看看,学习学习!
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-29 22:34 , Processed in 0.156250 second(s), 35 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表