找回密码
 注册
查看: 1329|回复: 22
打印 上一主题 下一主题

2017年8月8日公益PCB评审报告节选

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-8-9 08:55 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1.  开关电源连接电感太细了.
" L% T! B% S# G6 K+ J% N ) \# [6 t  [: A3 P

该用户从未签到

推荐
 楼主| 发表于 2017-8-9 08:56 | 只看该作者
3.  ESD尽可能靠近接口.+ X/ O+ L/ L) T$ p$ |

* [& ^) }3 b: h, s2 E7 l% D: q

该用户从未签到

推荐
 楼主| 发表于 2017-8-9 13:33 | 只看该作者
jiache 发表于 2017-8-9 11:40
6 _4 y  k$ z& {1 A: H这个问题,此页内出现两次,请大神给个正确示例。在此问题上是否区分滤波电容和退耦电容?请大神指点。

$ @4 T( u6 \9 C0 w+ E  h不管是滤波电容还是退耦电容都不要放通路的最后面.滤波电容是靠输入端,退耦电容靠近用电管脚.. P) r0 c- c$ z" M

点评

谢谢。  详情 回复 发表于 2017-8-10 00:05

该用户从未签到

推荐
发表于 2017-8-9 11:40 | 只看该作者
EDA365QA 发表于 2017-8-9 09:00: B, w4 ^! M8 ?# |* p$ {
10.   电源过电容靠近PIN脚,不然电容只是摆设.
- }" h1 _" V4 ]: G: s+ X  ]
这个问题,此页内出现两次,请大神给个正确示例。在此问题上是否区分滤波电容和退耦电容?请大神指点。
, e4 V4 G$ c) L0 N4 N* B

点评

不管是滤波电容还是退耦电容都不要放通路的最后面.[/backcolor]滤波电容是靠输入端,[/backcolor]退耦电容靠近用电管脚.[/backcolor]  详情 回复 发表于 2017-8-9 13:33

该用户从未签到

2#
 楼主| 发表于 2017-8-9 08:56 | 只看该作者
2.  电源应补强加宽.
7 B! y0 Z8 j: ^$ i0 w9 w/ j
" _. @- e0 Y5 Z- s8 ~: I% o

该用户从未签到

4#
 楼主| 发表于 2017-8-9 08:56 | 只看该作者
4.  跨分割.
) v$ a7 L  ]" v ' O% z2 d' ^, P

该用户从未签到

5#
 楼主| 发表于 2017-8-9 08:57 | 只看该作者
5.  部分器件没有开钢网.& b0 ?* r! h9 g7 ]8 J/ J
+ \0 n  a5 S; X1 F! R; X( m8 K2 `

点评

这个问题出现好多次了,是allegro经常出现的问题吗,建议在版块置顶该问题。  详情 回复 发表于 2017-8-9 09:15

该用户从未签到

6#
 楼主| 发表于 2017-8-9 08:57 | 只看该作者
6.  PCICLK没等长.* M7 Y! `/ j' }$ T

9 f  J; y3 L- q* l% n, Z, Z

该用户从未签到

7#
 楼主| 发表于 2017-8-9 08:58 | 只看该作者
7.  电源要先过电容.
) R" V, [8 x9 z& l0 o' T( a! t / [* [* d; Y3 e0 n7 I

该用户从未签到

8#
 楼主| 发表于 2017-8-9 08:59 | 只看该作者
8.  晶体电容尽量不要在末端.4 h! \* c7 Z, x/ k$ G% C5 P

% k: F+ `4 ^# R3 x7 ^, t

点评

这个是为什么呢?有些两脚晶体,芯片厂家评估板就是远离放,影响大么,如何空间比较紧张情况下。  详情 回复 发表于 2017-8-9 10:26

该用户从未签到

9#
 楼主| 发表于 2017-8-9 08:59 | 只看该作者
9.  电源没加粗没过电容.0 L) C! R0 U! b5 d$ P( x9 ~

: s3 t7 B7 n( R" h. w

该用户从未签到

10#
 楼主| 发表于 2017-8-9 09:00 | 只看该作者
10.   电源过电容靠近PIN脚,不然电容只是摆设.
4 I5 A# B: v, T. q, j2 b " v% R/ p* R( r# i+ H! n! |

点评

这个芯片貌似电流不大,需要这么多大电容?  详情 回复 发表于 2017-11-7 17:34
这个问题,此页内出现两次,请大神给个正确示例。在此问题上是否区分滤波电容和退耦电容?请大神指点。  详情 回复 发表于 2017-8-9 11:40

该用户从未签到

12#
发表于 2017-8-9 09:15 | 只看该作者
EDA365QA 发表于 2017-8-9 08:57( X& p6 x9 u4 c' Y$ L7 x
5.  部分器件没有开钢网.

9 y/ ~( j, Q2 ~, `/ F这个问题出现好多次了,是allegro经常出现的问题吗,建议在版块置顶该问题。8 ^  F3 C6 t. F# Q9 ?2 \5 B1 p

该用户从未签到

13#
发表于 2017-8-9 10:26 | 只看该作者
EDA365QA 发表于 2017-8-9 08:59" U  ]% r" Y. l* A( L# ~
8.  晶体电容尽量不要在末端.
! u: T9 z5 D) r
这个是为什么呢?有些两脚晶体,芯片厂家评估板就是远离放,影响大么,如何空间比较紧张情况下。
0 u- q/ ]; B) x8 `  Y- a* f) Q$ v

点评

是晶体的两个电容不要放末端.  详情 回复 发表于 2017-8-9 13:27

该用户从未签到

14#
发表于 2017-8-9 11:36 | 只看该作者
同问,请大神分析一下,谢谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-24 05:25 , Processed in 0.093750 second(s), 38 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表