找回密码
 注册
关于网站域名变更的通知
查看: 1352|回复: 22
打印 上一主题 下一主题

2017年8月8日公益PCB评审报告节选

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-8-9 08:55 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1.  开关电源连接电感太细了.' S8 E/ P  \/ ^4 {. Q

- s" s/ H) @# o; Q6 a

该用户从未签到

推荐
 楼主| 发表于 2017-8-9 08:56 | 只看该作者
3.  ESD尽可能靠近接口.
8 V) w9 `7 C& Y7 T4 H % N. G, U2 Z4 ?. x# |2 M

该用户从未签到

推荐
 楼主| 发表于 2017-8-9 13:33 | 只看该作者
jiache 发表于 2017-8-9 11:40' o! P) Y9 y6 n" s0 Q- a% Z5 b
这个问题,此页内出现两次,请大神给个正确示例。在此问题上是否区分滤波电容和退耦电容?请大神指点。

) y1 R% T' L, O& b6 H+ C不管是滤波电容还是退耦电容都不要放通路的最后面.滤波电容是靠输入端,退耦电容靠近用电管脚.- y1 s) T2 U* i' T9 }

该用户从未签到

推荐
发表于 2017-8-9 11:40 | 只看该作者
EDA365QA 发表于 2017-8-9 09:008 e( z8 O+ v( n' A3 _
10.   电源过电容靠近PIN脚,不然电容只是摆设.
) C  t1 U, Y; X+ _
这个问题,此页内出现两次,请大神给个正确示例。在此问题上是否区分滤波电容和退耦电容?请大神指点。
: y+ R& f- ]8 `- j# B

点评

不管是滤波电容还是退耦电容都不要放通路的最后面.[/backcolor]滤波电容是靠输入端,[/backcolor]退耦电容靠近用电管脚.[/backcolor]  详情 回复 发表于 2017-8-9 13:33

该用户从未签到

2#
 楼主| 发表于 2017-8-9 08:56 | 只看该作者
2.  电源应补强加宽.
+ N) [% ]6 Q3 v' B" z8 d
$ f( ]) p7 a! p9 B' [, @

该用户从未签到

4#
 楼主| 发表于 2017-8-9 08:56 | 只看该作者
4.  跨分割.
4 z3 R- P% F; Y) F7 R  V8 _ ! ~& q! \" |. [  r9 m5 r6 t$ x

该用户从未签到

5#
 楼主| 发表于 2017-8-9 08:57 | 只看该作者
5.  部分器件没有开钢网.* q6 `5 r$ z6 [( ~3 {0 }4 t

3 {& @1 k* [3 C: U

点评

这个问题出现好多次了,是allegro经常出现的问题吗,建议在版块置顶该问题。  详情 回复 发表于 2017-8-9 09:15

该用户从未签到

6#
 楼主| 发表于 2017-8-9 08:57 | 只看该作者
6.  PCICLK没等长.
7 G& ?$ U# a7 I8 [: ^5 E+ W) C# \ 2 k- a% g! ?/ [

该用户从未签到

7#
 楼主| 发表于 2017-8-9 08:58 | 只看该作者
7.  电源要先过电容.
( k' {! l) F$ b& c) |7 G + {6 c2 `) d& P$ |

该用户从未签到

8#
 楼主| 发表于 2017-8-9 08:59 | 只看该作者
8.  晶体电容尽量不要在末端.
$ |6 G% ?) Y# p! k: L 5 Q6 c* g5 g" x

点评

这个是为什么呢?有些两脚晶体,芯片厂家评估板就是远离放,影响大么,如何空间比较紧张情况下。  详情 回复 发表于 2017-8-9 10:26

该用户从未签到

9#
 楼主| 发表于 2017-8-9 08:59 | 只看该作者
9.  电源没加粗没过电容.8 d3 l& T& G& R7 c+ T

  A4 t7 G7 n1 S9 s5 d# s$ y3 B

该用户从未签到

10#
 楼主| 发表于 2017-8-9 09:00 | 只看该作者
10.   电源过电容靠近PIN脚,不然电容只是摆设.5 @( }: v; H3 G4 D+ X
; N$ e" r' K8 e

点评

这个芯片貌似电流不大,需要这么多大电容?  详情 回复 发表于 2017-11-7 17:34
这个问题,此页内出现两次,请大神给个正确示例。在此问题上是否区分滤波电容和退耦电容?请大神指点。  详情 回复 发表于 2017-8-9 11:40

该用户从未签到

12#
发表于 2017-8-9 09:15 | 只看该作者
EDA365QA 发表于 2017-8-9 08:57
, m7 L; `; Q) E: b5.  部分器件没有开钢网.

( P/ _0 ]: U. G这个问题出现好多次了,是allegro经常出现的问题吗,建议在版块置顶该问题。
* X6 w3 {- o* v* k' |! i0 N0 G

该用户从未签到

13#
发表于 2017-8-9 10:26 | 只看该作者
EDA365QA 发表于 2017-8-9 08:59" n9 n4 F& }" V5 B3 }8 Z8 x: F
8.  晶体电容尽量不要在末端.
; F( P- A6 O' |# ^
这个是为什么呢?有些两脚晶体,芯片厂家评估板就是远离放,影响大么,如何空间比较紧张情况下。
* H+ @/ p# _& y8 X1 g& l( d

点评

是晶体的两个电容不要放末端.  详情 回复 发表于 2017-8-9 13:27

该用户从未签到

14#
发表于 2017-8-9 11:36 | 只看该作者
同问,请大神分析一下,谢谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-29 22:27 , Processed in 0.156250 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表