2017年7月23日公益PCB评审报告节选

jacekysun

pcb 发表于 2017-7-24 14:49
' r$ P  l1 x% D1 g( b. RDDR3没有这个要求

对，我也看到DDR3没要求DQS和clk有相关联的
- x0 Y) u' Z  Z/ {2 ~

eda1057933793

EDA365QA 发表于 2017-7-24 08:41
1 Y. y% E# Q7 V/ F: d4.  DDR下拉都应在末端.

  _% f& G  U* b是指的vtt的电阻吧，这个端接电阻放在哪里应该看走的拓扑吧，如果是fly_by，就需要放在末端颗粒，现在看这个图走的是T型拓扑，是不是放在中间的T点位置？
% D/ k2 n# E( X% u4 B

eda1057933793

EDA365QA 发表于 2017-7-24 08:41
% w1 a& g) _/ E5.  时钟与DQS差太大了.

看图片，地址、控制、时钟线走的是T型拓扑，而数据线走的是点对点的，那么时钟和每组数据线的dqs该怎样控制，datasheet里应该有写等长控制要求，这种的应该是到每片颗粒的时钟线长度比到该颗粒的dqs长一定的数值是吧。
( |! s8 D6 F* @- D8 [, `" c

fengyu6117