找回密码
 注册
查看: 819|回复: 14
打印 上一主题 下一主题

2017年6月16日公益PCB评审报告节选(一)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-6-17 10:27 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 EDA365QA 于 2017-6-17 10:30 编辑
# D3 _0 D, x) I# m/ v2 u; M1 e% E5 p& G* Q# H
1.       走线走在分割线上,阻抗线没有参考平面引起阻抗不连续。

. B; `) n0 c" C* l) A2 E

0616-1走线在分割线上.jpg (15.69 KB, 下载次数: 7)

0616-1走线在分割线上.jpg

该用户从未签到

2#
 楼主| 发表于 2017-6-17 10:27 | 只看该作者
2.        LED正负极反了。焊接焊反LED不工作。

0616-2LED极性反了.jpg (14.39 KB, 下载次数: 0)

0616-2LED极性反了.jpg

该用户从未签到

3#
 楼主| 发表于 2017-6-17 10:28 | 只看该作者
3.        过孔只有一层连接为冗余过孔,可在内层铺铜补强或删除冗余孔。

0616-3DDR的VTT上拉过孔冗余.jpg (43.38 KB, 下载次数: 6)

0616-3DDR的VTT上拉过孔冗余.jpg

该用户从未签到

4#
 楼主| 发表于 2017-6-17 10:28 | 只看该作者
4.        SMA到AD间单端线为3G的高速线,最好表层包地并打地孔处理。

0616-4SMA到AD芯片间高速线包地处理.jpg (17.23 KB, 下载次数: 1)

0616-4SMA到AD芯片间高速线包地处理.jpg

该用户从未签到

5#
 楼主| 发表于 2017-6-17 10:28 | 只看该作者
5.        菊花链拓扑:100欧姆的时钟匹配电阻为终端匹配,应该放到最后一颗DDR的位置。

0616-5DDR时钟匹配错误.jpg (25.18 KB, 下载次数: 2)

0616-5DDR时钟匹配错误.jpg

该用户从未签到

6#
 楼主| 发表于 2017-6-17 10:28 | 只看该作者
6.        隔离盘设置过大,导致差分线没有参考平面。发现设置单孔规则,需要更改规则设置。

0616-6隔离盘过大.jpg (9.09 KB, 下载次数: 0)

0616-6隔离盘过大.jpg

该用户从未签到

7#
 楼主| 发表于 2017-6-17 10:29 | 只看该作者
7.        插件器件是光耦器件,两端需要完全隔离才能起到隔离的作用。

0616-7光耦器件处理不当.jpg (28.42 KB, 下载次数: 6)

0616-7光耦器件处理不当.jpg

该用户从未签到

8#
 楼主| 发表于 2017-6-17 10:29 | 只看该作者
8.        有源时钟,电源管脚需要加粗处理。

0616-8时钟电源未处理.jpg (24.7 KB, 下载次数: 0)

0616-8时钟电源未处理.jpg

该用户从未签到

9#
发表于 2017-6-17 11:52 | 只看该作者
滴,最帅坛友卡

该用户从未签到

10#
发表于 2017-6-17 20:51 | 只看该作者
竟然有两份报告,楼主辛苦啦。赞~
  • TA的每日心情
    奋斗
    2023-1-1 15:34
  • 签到天数: 10 天

    [LV.3]偶尔看看II

    14#
    发表于 2017-10-22 20:00 | 只看该作者
    每天看一点

    该用户从未签到

    15#
    发表于 2017-11-7 15:16 | 只看该作者
    楼主辛苦啦。赞~
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-24 05:17 , Processed in 0.093750 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表