找回密码
 注册
关于网站域名变更的通知
查看: 1236|回复: 7
打印 上一主题 下一主题

[Ansys仿真] 为什么高速差分线添加AC电容后仿的TDR阻抗呈现开路状态?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-5-5 17:45 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大神:siwave17.2环境中,提取下图的S参数后,Port是添加在FPGA上的,链路经过AC电容,最后到达连接器,但经过TDR仿真,阻抗呈现开路状态;若将Port添加在AC电容的出线端,则阻抗保持在100欧姆左右,这是什么原因呢?急!急!急!
* R" h% B* m3 M/ \  I) N$ z$ ]0 r

3.png (130.25 KB, 下载次数: 0)

3.png

2.png (21.7 KB, 下载次数: 0)

2.png

该用户从未签到

2#
发表于 2017-6-14 08:54 来自手机 | 只看该作者
你电容没有加上去把,看看S12

该用户从未签到

3#
发表于 2017-6-19 16:13 | 只看该作者
看看是不是 电容没有

该用户从未签到

5#
发表于 2018-5-23 10:18 | 只看该作者
这个问题应该怎么解决
, K! T5 g9 W8 |3 H2 C

该用户从未签到

6#
发表于 2018-7-30 11:55 | 只看该作者
这个帖子就这样沉下去了

该用户从未签到

7#
发表于 2018-8-6 09:09 | 只看该作者
这个帖子就这样沉下去了吗
9 n+ j% O4 M* |. O0 Q1 V3 S

该用户从未签到

8#
发表于 2018-8-28 08:41 | 只看该作者
这个帖子就这样沉下去了吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-23 22:21 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表