找回密码
 注册
关于网站域名变更的通知
楼主: 764207758
打印 上一主题 下一主题

全志A20的PCB Layout

[复制链接]

该用户从未签到

16#
 楼主| 发表于 2016-11-11 11:10 | 只看该作者
winboy755 发表于 2016-11-11 10:37' _$ |% r* A# Z
4颗DDR的通常正反面各两颗的,拓扑是星型+星型,有公版的就参考下公版吧,那样保险

9 `/ a( x" Z  r0 p8 Q# j( \正反两面走的都是星型吗?没有公板,可否借鉴下你的板呢?如果不方便的话RRD跟CPU那一部分也可以,非常感谢!
) t2 r& D( S( T' n+ F7 \$ ^

该用户从未签到

17#
发表于 2016-11-11 11:48 | 只看该作者
要星型走线的只是ADDRESS,COMAND、control信号线,它们从CPU出来,兵分两路,一路到一侧背对背的两颗DDR BGA附近,又两兵分两路,到各自BGA,走线等长;另一路到另一侧也是这样;确保CPU到每一DDR引脚走线等长,是为星型+星型,有如树枝分叉上又长分叉。

1.JPG (290.66 KB, 下载次数: 9)

1.JPG

该用户从未签到

19#
 楼主| 发表于 2016-11-25 14:58 | 只看该作者
winboy755 发表于 2016-11-11 11:48: R/ X5 L6 o" b3 c
要星型走线的只是ADDRESS,COMAND、control信号线,它们从CPU出来,兵分两路,一路到一侧背对背的两颗DDR B ...

' }) r! ]' N# ^2 U% z8 f* R5 ]4 Y你好,请问线宽,和线间距分别是多少呢?# h/ G. h0 f# i

点评

要先根据阻抗、层叠用工具如Polar算好线宽;线间距可以大一些,组内最小为1倍线宽,组间最小2倍线宽;总之高速线间距大一些,平行的走线短一些,减小线间串扰  详情 回复 发表于 2016-11-25 16:52

该用户从未签到

20#
发表于 2016-11-25 16:52 | 只看该作者
764207758 发表于 2016-11-25 14:58
8 `7 v' e1 {( w# h" M8 r  @" w你好,请问线宽,和线间距分别是多少呢?
+ l3 D; q" v/ P- p. p. B0 V& h
要先根据阻抗、层叠用工具如Polar算好线宽;线间距可以大一些,组内最小为1倍线宽,组间最小2倍线宽;总之高速线间距大一些,平行的走线短一些,减小线间串扰
! H2 ]; l% ]8 d  c

该用户从未签到

21#
 楼主| 发表于 2016-11-30 15:25 | 只看该作者
正面和反面都放有DDR,你是怎么打孔走线的呢?可否截图顶层和中间层的参考下,非常感谢!

该用户从未签到

22#
发表于 2016-12-9 18:41 | 只看该作者
C:\Users\Administrator\Desktop\A20.JPG

该用户从未签到

23#
发表于 2016-12-9 18:44 | 只看该作者
C:\Users\Administrator\Desktop\A20.JPG 这个就是A20的DDR3 4X8BIT原厂demo
/ \& i2 K# {& K# Q5 V, h8 h( h! F# P

点评

2颗DDR在正面,2颗DDR在反面,没有遇到这样的布局,不知道如何打孔走线才能把线走出来,6层板。你有类似像我这样布局的DDR的走线吗?  详情 回复 发表于 2016-12-21 11:12

该用户从未签到

24#
 楼主| 发表于 2016-12-21 11:04 | 只看该作者
我的是2颗DDR在正面,2颗DDR在反面,没有遇到这样的布局,不知道如何打孔走线才能把线走出来,6层板。你有类似像我这样布局的DDR的走线吗?
* |# c" o# q8 `/ |

该用户从未签到

25#
 楼主| 发表于 2016-12-21 11:10 | 只看该作者
winboy755 发表于 2016-11-25 16:521 n* E1 j- P, D0 c( N5 h
要先根据阻抗、层叠用工具如Polar算好线宽;线间距可以大一些,组内最小为1倍线宽,组间最小2倍线宽;总 ...

7 [: J2 r5 j. @. }6层板(TOP,GND,Signal,Power,GND,Bottom),组内间距为1W,组间间距为2W,这样可以吧。' ^8 m! \4 M. m$ u" S

该用户从未签到

26#
 楼主| 发表于 2016-12-21 11:12 | 只看该作者
luwei23110 发表于 2016-12-9 18:44
) v: y4 W" h( {% C' I这个就是A20的DDR3 4X8BIT原厂demo
( _9 X3 N; E9 X+ e9 |3 Q; n: b
2颗DDR在正面,2颗DDR在反面,没有遇到这样的布局,不知道如何打孔走线才能把线走出来,6层板。你有类似像我这样布局的DDR的走线吗?# _' b- O4 r7 [. ]5 V

该用户从未签到

27#
 楼主| 发表于 2016-12-21 11:21 | 只看该作者
winboy755 发表于 2016-11-11 11:48( O" O5 I3 {5 Y0 S7 C  U
要星型走线的只是ADDRESS,COMAND、control信号线,它们从CPU出来,兵分两路,一路到一侧背对背的两颗DDR B ...
: S9 a2 U$ \6 y' T7 Y) B% C6 F8 o% O
请问你的这张图是正面2颗DDR,反面2颗DDR吗?对于6层板你是如何打孔走线的?可以参考下。
2 [: ~2 U. ?8 J

点评

6层板的电源层太破碎,不过不排除demo板就是6层甚至是4层的(国内厂商在消费产品成本控制上不是一般的牛)9号那老兄发的demo板图,最好参考下,因为出线方式与你的方案一样,有时间的话最好做成近似。可以的话联系下  详情 回复 发表于 2016-12-22 19:56

该用户从未签到

28#
发表于 2016-12-22 19:56 | 只看该作者
764207758 发表于 2016-12-21 11:21+ {8 w  h! `  X2 c$ n- Y/ S) e  o
请问你的这张图是正面2颗DDR,反面2颗DDR吗?对于6层板你是如何打孔走线的?可以参考下。
" d' o  b& _4 N0 q; H; V# h7 C8 K
6层板的电源层太破碎,不过不排除demo板就是6层甚至是4层的(国内厂商在消费产品成本控制上不是一般的牛)9号那老兄发的demo板图,最好参考下,因为出线方式与你的方案一样,有时间的话最好做成近似。可以的话联系下A20的技术支持,最好能拿到demo板PCB文件,在那基础上改(若demo板都是4层的,自己却做成6层,老板会很不高兴的)
" z8 N: U1 i+ k* ^& s( X6 Z+ a

该用户从未签到

30#
发表于 2017-3-16 11:38 | 只看该作者
那要看用什么ddr了,按照不同bit的ddr 可采用不同的方案,不过针对布线,最好用大的ddr颗粒,最好不要超过四个,为了性能稳定,应该使用跟高bit的ddr
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-10 09:58 , Processed in 0.140625 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表