找回密码
 注册
关于网站域名变更的通知
楼主: 764207758
打印 上一主题 下一主题

全志A20的PCB Layout

[复制链接]

该用户从未签到

16#
 楼主| 发表于 2016-11-11 11:10 | 只看该作者
winboy755 发表于 2016-11-11 10:37
5 W; r2 L* g7 y; l. z5 N' C5 A4颗DDR的通常正反面各两颗的,拓扑是星型+星型,有公版的就参考下公版吧,那样保险

6 M! L" Z8 s3 E7 z- Y$ v/ q' h正反两面走的都是星型吗?没有公板,可否借鉴下你的板呢?如果不方便的话RRD跟CPU那一部分也可以,非常感谢!5 h" o* ]2 W: W- x3 t

该用户从未签到

17#
发表于 2016-11-11 11:48 | 只看该作者
要星型走线的只是ADDRESS,COMAND、control信号线,它们从CPU出来,兵分两路,一路到一侧背对背的两颗DDR BGA附近,又两兵分两路,到各自BGA,走线等长;另一路到另一侧也是这样;确保CPU到每一DDR引脚走线等长,是为星型+星型,有如树枝分叉上又长分叉。

1.JPG (290.66 KB, 下载次数: 11)

1.JPG

点评

请问你的这张图是正面2颗DDR,反面2颗DDR吗?对于6层板你是如何打孔走线的?可以参考下。  详情 回复 发表于 2016-12-21 11:21
你好,请问线宽,和线间距分别是多少呢?  详情 回复 发表于 2016-11-25 14:58

该用户从未签到

19#
 楼主| 发表于 2016-11-25 14:58 | 只看该作者
winboy755 发表于 2016-11-11 11:483 ~" B7 X0 m8 y
要星型走线的只是ADDRESS,COMAND、control信号线,它们从CPU出来,兵分两路,一路到一侧背对背的两颗DDR B ...
! p9 [3 ]9 D% {+ W4 j% @/ P: k* o
你好,请问线宽,和线间距分别是多少呢?
/ ~% e+ M6 v/ N& ~0 ?

点评

要先根据阻抗、层叠用工具如Polar算好线宽;线间距可以大一些,组内最小为1倍线宽,组间最小2倍线宽;总之高速线间距大一些,平行的走线短一些,减小线间串扰  详情 回复 发表于 2016-11-25 16:52

该用户从未签到

20#
发表于 2016-11-25 16:52 | 只看该作者
764207758 发表于 2016-11-25 14:58# d1 h9 ^# R% E0 F# Z
你好,请问线宽,和线间距分别是多少呢?
5 N. c" Z1 i8 H% z8 W- p5 r
要先根据阻抗、层叠用工具如Polar算好线宽;线间距可以大一些,组内最小为1倍线宽,组间最小2倍线宽;总之高速线间距大一些,平行的走线短一些,减小线间串扰* C9 _$ Q% b* A4 h% i

点评

6层板(TOP,GND,Signal,Power,GND,Bottom),组内间距为1W,组间间距为2W,这样可以吧。  详情 回复 发表于 2016-12-21 11:10

该用户从未签到

21#
 楼主| 发表于 2016-11-30 15:25 | 只看该作者
正面和反面都放有DDR,你是怎么打孔走线的呢?可否截图顶层和中间层的参考下,非常感谢!

该用户从未签到

22#
发表于 2016-12-9 18:41 | 只看该作者
C:\Users\Administrator\Desktop\A20.JPG

该用户从未签到

23#
发表于 2016-12-9 18:44 | 只看该作者
C:\Users\Administrator\Desktop\A20.JPG 这个就是A20的DDR3 4X8BIT原厂demo  X- I5 L# j$ J& @& v

点评

2颗DDR在正面,2颗DDR在反面,没有遇到这样的布局,不知道如何打孔走线才能把线走出来,6层板。你有类似像我这样布局的DDR的走线吗?  详情 回复 发表于 2016-12-21 11:12

该用户从未签到

24#
 楼主| 发表于 2016-12-21 11:04 | 只看该作者
我的是2颗DDR在正面,2颗DDR在反面,没有遇到这样的布局,不知道如何打孔走线才能把线走出来,6层板。你有类似像我这样布局的DDR的走线吗?$ R, X1 ]( B6 D- q

该用户从未签到

25#
 楼主| 发表于 2016-12-21 11:10 | 只看该作者
winboy755 发表于 2016-11-25 16:52
$ w2 D' Q1 o6 K5 |' f要先根据阻抗、层叠用工具如Polar算好线宽;线间距可以大一些,组内最小为1倍线宽,组间最小2倍线宽;总 ...
3 k/ K- c4 q# p9 h
6层板(TOP,GND,Signal,Power,GND,Bottom),组内间距为1W,组间间距为2W,这样可以吧。
% g5 a$ A0 P3 [

该用户从未签到

26#
 楼主| 发表于 2016-12-21 11:12 | 只看该作者
luwei23110 发表于 2016-12-9 18:44
& P2 q# d# Q  @5 ~; }这个就是A20的DDR3 4X8BIT原厂demo
% J+ `- k- o2 h
2颗DDR在正面,2颗DDR在反面,没有遇到这样的布局,不知道如何打孔走线才能把线走出来,6层板。你有类似像我这样布局的DDR的走线吗?
! i1 Q8 q9 G" q

该用户从未签到

27#
 楼主| 发表于 2016-12-21 11:21 | 只看该作者
winboy755 发表于 2016-11-11 11:48( \2 \' Y9 l) b; Z1 ]
要星型走线的只是ADDRESS,COMAND、control信号线,它们从CPU出来,兵分两路,一路到一侧背对背的两颗DDR B ...
, @0 T4 U7 i. a5 [8 E
请问你的这张图是正面2颗DDR,反面2颗DDR吗?对于6层板你是如何打孔走线的?可以参考下。
$ f4 d& [" J% p$ |8 q2 Z/ I

点评

6层板的电源层太破碎,不过不排除demo板就是6层甚至是4层的(国内厂商在消费产品成本控制上不是一般的牛)9号那老兄发的demo板图,最好参考下,因为出线方式与你的方案一样,有时间的话最好做成近似。可以的话联系下  详情 回复 发表于 2016-12-22 19:56

该用户从未签到

28#
发表于 2016-12-22 19:56 | 只看该作者
764207758 发表于 2016-12-21 11:21: u. h6 n9 j/ w. J- ~5 C! a
请问你的这张图是正面2颗DDR,反面2颗DDR吗?对于6层板你是如何打孔走线的?可以参考下。

4 g8 D" o4 O" v( U6层板的电源层太破碎,不过不排除demo板就是6层甚至是4层的(国内厂商在消费产品成本控制上不是一般的牛)9号那老兄发的demo板图,最好参考下,因为出线方式与你的方案一样,有时间的话最好做成近似。可以的话联系下A20的技术支持,最好能拿到demo板PCB文件,在那基础上改(若demo板都是4层的,自己却做成6层,老板会很不高兴的), Q; H7 g! v$ Z  ^/ w/ N

该用户从未签到

30#
发表于 2017-3-16 11:38 | 只看该作者
那要看用什么ddr了,按照不同bit的ddr 可采用不同的方案,不过针对布线,最好用大的ddr颗粒,最好不要超过四个,为了性能稳定,应该使用跟高bit的ddr
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-1 02:25 , Processed in 0.125000 second(s), 22 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表