DMI、FDI、eDP、PCIE、LVDS等高速信号，组内等长是做多少的呢？

MaxEnding · 发表于 2016-5-13 15:58

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

最近由于工作需要，在看Inter的Design Guide，其中关于高速信号的走线要求，强调的多的主要是差分走线间距、阻抗、走线拓扑的线长等，
但很少看到有说要做等长（差分对等长±5mil是公认的），所以在此问下大神们，像DMI、FDI、eDP、PCIE、LVDS等高速信号，组内等长是做多少的呢？

705621057 · 发表于 2016-5-19 15:22

对内误差还是要根据你在这些总线上所跑信号的数据量来决定的，比如LVDS或者是DP又或者是TMDS这一类带参考时钟的数据总线，在总线需要的带宽越高，那么对内的等长就需要越短，其实这个等长的数据是可以算出来的；如果不是强迫症患者的话，根据我的经验这类总线的误差走在25mil以内是肯定没有问题的，我负责的项目中4K@60Hz的HDMI走线或者是LVDS总线都已经验证过了；像PCIE或者是USB3.0这一类的差分总线，由于发和收的数据都只有一位，所以只需要做TX±和RX±上的差分对内的等长就行了（5mil），PCIE上的CLK一样也是只需要做对内等长即可！

cousins · 发表于 2016-5-13 16:33

50mil吧。。
关键看实际延时和相位差，有过孔和串扰影响下长度差没那么精准。

MaxEnding · 发表于 2016-5-13 23:17

cousins 发表于 2016-5-13 16:330 s% Q" ~" `! S% f# }( @
50mil吧。。
3 A) ]' u w7 p, [9 n0 o关键看实际延时和相位差，有过孔和串扰影响下长度差没那么精准。

哦哦，版主亲自回复，感谢！

刘兵0916 · 发表于 2016-5-17 11:17

lvds一般10mil，pcie的5mil

cw883561 · 发表于 2016-5-17 14:19

DMI & PCIE & EDP ...±5mil

kz_llq · 发表于 2016-5-18 16:00

如果可以的话，做到尽量的误差短，基本上做到5MIL的公差适用于所有查分信号

kz_llq · 发表于 2016-5-18 16:00

如果可以的话，做到尽量的误差短，基本上做到5MIL的公差适用于所有查分信号

MaxEnding · 发表于 2016-5-19 20:09

705621057 发表于 2016-5-19 15:22, {% ?5 Q: x( S& D# \- ?4 b% m4 K
对内误差还是要根据你在这些总线上所跑信号的数据量来决定的，比如LVDS或者是DP又或者是TMDS这一类带参考时 ...

可以可以！谢谢回复

raytingg · 发表于 2016-10-11 12:29

谢谢

lcgoneone · 发表于 2019-12-19 22:51

学习一下，正好在设置

Dandy_15 · 发表于 2020-4-3 22:01

别人问的是组类的，但你们回答的都是差分对P与N的等长。

广州王涛 · 发表于 2020-6-3 10:07

了解一下

fffaa · 发表于 2021-7-27 17:25

edp需要做对与对等长吗？edp不是CDR恢复时钟吗，算串行信号吗

帐号		自动登录	找回密码
密码			注册

[仿真讨论] DMI、FDI、eDP、PCIE、LVDS等高速信号，组内等长是做多少的呢？

EDA365欢迎您登录！

点评

点评

浏览过的版块

推荐内容 /1