用PowerSI仿真时，大型芯片的片上电容怎么使用的？

yinning · 发表于 2016-4-20 10:01

您需要登录才可以下载或查看，没有帐号？注册

x

现在大型FPGA都集成了大量的片上电容器，原理图设计时只需使用少量的外围电容就可以了，但在电路板仿真时就遇到了问题，外围电容很容易加入模型进行仿真，但片上电容怎么加入模型呢，如果少了这部分片上电容，电路板仿真就不真实了吧。

cousins · 发表于 2016-4-20 10:41

仿真PDN分端口的，你分析的端口位置在BGA pin上那就是pin上的结果，是真实的.
如果是die 上，那就要考虑片上电容。片上电容大多为100pF以下容值，用于解决高频带的纹波问题，对pin上的低频带影响可忽略。

yinning · 发表于 2016-4-20 15:33

谢谢！

yourjun · 发表于 2016-7-22 09:08

同问

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] 用PowerSI仿真时，大型芯片的片上电容怎么使用的？