DDR3_DQS0_P不是单向的么?是只由控制器产生的信号吧?

zsuhh

. r' _& W2 s) l8 u' \
为什么在Hyperlynx DDRx Wizard的仿真中, 会出现由DDR3到控制器的仿真结果, 还fail掉了,如下图:
$ S! _3 H2 G2 a, X) a

% P4 M! L% l$ p; L* Z7 O% D同一行的错误定位在:
0 J: H, ?7 D( S  ~( \2 w7 G# Q+ L
% c( c; p& L, q2 s2 \

cousins

dqs/dq有write和read cycle
4 n% b8 G( w: @$ C9 k源同步一定要有strobe和data才行。
$ G! C" L% x" ^" W不要把strobe和clk搞混了。clk是只能input给dram。
9 A5 o+ |- {" n$ s5 q( wwrite下dqs to clk时序要求为tdss tdsh
read下 dqs to clk时序要求为tdqsck

zsuhh

完了,我那个仿真fail的问题,是不是影响很大?