关于线路板打EFT出现问题麻烦看看

杨悦兮

- X+ J# v8 N1 j# h+ L* F+ g# w# p主芯片用的STM32F0系列的，有个ADE7953的采样芯片。
& w. O4 X& E4 B) j4 \0 V/ d7 n电源部分X,Y电容，共模电感都有了的。然后主板是四层板，而且该处理的基本都注意到了。
但是打EFT测试的时候，会卡死一样（也不是死机）只要人手挨到线路板半厘米左右 ，又可以正常工作了，然后就是无限循环的卡，挨，卡，挨。
4 B" m0 ]. [2 k有人分析说是布板的问题，但是我真觉得能注意的都注意了，没办法了。
后来我把ADE7953和主芯片的连接断开，不管怎么打，都不会死机了。
) a$ b% G& s8 h+ q* i$ |) z: x现在很郁闷 不知道该怎么办了，而且为什么会手挨近就会启动，怀疑静电，但是什么三防漆和静电纸都用过了还是一样的情况。
6 a! z. ]+ f/ C3 k/ p有没有有经验的人士分析下。

杨悦兮

aarom 发表于 2015-11-7 06:53
你的板子,看起來非完整版本.
gnd 沒處理好.(你還是不看pdf第68頁.)
6 ~) e0 Y& F1 x* n& i" Fc7一支腳未下gnd.(要接不接c6腳的地.) ...

6 g8 s) k( d" ]/ Y. G* \; r$ A- A这些都不是问题，因为最后我也覆铜了的。不要说PDF第68页，连DEMO板我都看了很多次了。

杨悦兮

aarom 发表于 2015-11-7 07:58
/ m/ R! N' t% \8 R3 mpdf 它的意思是只靠中間pad下地, 而去耦電容VDD，VINTA，VINTD和REF 共8個,你都打了via,又可能覆铜.
& _& E" y* p/ f9 z+ X9 B* S
1 {% G; x4 I: m. C/ @6 ~要 ...

不好意思没能完全体会你的话，首先你说那8个电容连到一起再连到中间的PAD我能理解， pin4,14,16不打via(地要隔開)，地要隔开这里是什么意思？VINTA，VINTD这两个脚我引出来还有用，如果光靠中间的PAD引出到那么细的管脚再引出到我后面用的部分不是更不保险。而且我是四层板为了保持地的完整性，如果不就近VIA的话，外围一圈地，就只有信号线打VIA了。
' N1 G3 _  @4 G' ~: V, y9 A

杨悦兮

aarom 发表于 2015-11-8 02:29
是原廠要求pin4,14,16 只能在靠中pad下地, 所以連接到去耦電容的地直接拉到pin4,14,16 ,千萬不要在去耦電容 ...

% k* J# o& T3 A9 v$ X你用过这个芯片没有以前？看你说的好像很熟悉。
9 a4 R& w6 `$ ^' i& b( m8 y6 ^2 n也许你说的很有道理我试试看吧。
但是这个东西不好说，唉，以前我问过ADI的工程师，说要各种地隔开，而且不能接在中间PAD，我保证这是ADI工程师给我的原话，具体可以看ADE7953的中文版。
. |7 H+ N: Q, r1 X, \7 u% q后来我确定不用磁珠或者0电阻隔开效果更好，但是与主芯片通讯信号会影响，又是代理的告诉我让画四层板，或者说让我们全盘隔离。。。
* P( Q% T5 B  D