找回密码
 注册
查看: 1191|回复: 11
打印 上一主题 下一主题

请教一个关于过孔与高速差分线之间的问题,坐等大牛!

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-10-27 18:04 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1、过孔离高速差分线的距离当然是越远越好啊,那到底过孔离高速差分信号的最小距离是多少呢?( }) Y+ b. E/ d! i0 l; D& T/ F
2、如下图中纵向上过孔的个数最多可以有多少个,即高速差分线旁边最多可以有多少个过孔?0 y3 d- F5 x: M1 z6 f
3、低速过孔是否对高速差分线没有影响,多高的速率可以认为没有影响?3 ^( \( q, U- @; H+ b
请大家各抒己见,谢谢!
2 l, ?" B- h5 Z
% f. g+ t# u1 l( b" l/ e" p

该用户从未签到

2#
发表于 2015-10-27 19:33 | 只看该作者
手機PCB上,差分線只需要上下左右包地即可,不太關注這些via。我認為差分線本身就是抗干擾設計,沒必要這麼刻意去保護。包地足够了

点评

上下左右包地,当然不用在意过孔啦!因为信号线和过孔之间用地给隔开啦!  详情 回复 发表于 2015-10-27 19:53

该用户从未签到

3#
 楼主| 发表于 2015-10-27 19:53 | 只看该作者
woaidashui 发表于 2015-10-27 19:339 f1 C/ u& Q! i- t: V
手機PCB上,差分線只需要上下左右包地即可,不太關注這些via。我認為差分線本身就是抗干擾設計,沒必要這麼 ...
% L" `3 W, a6 @# m5 Y( u+ p: r
上下左右包地,当然不用在意过孔啦!因为信号线和过孔之间用地给隔开啦!/ N8 R4 K2 _' {6 Q6 V$ N7 l

该用户从未签到

4#
发表于 2015-10-27 23:55 | 只看该作者
過孔如果指的是其它訊號,一般同高速訊號建議遵守 3L 規則3L Rule)。- M- B2 j! k( t

5 u& ~; s" f1 H9 e) j8 X9 d這樣建議的常見於 USB 或 DDR 的應用上。- V  n) X$ F' h& k

/ r$ S' [. j1 f
, c3 e# _3 o. A* S* T( A6 A; }

点评

3L规则具体指什么?  详情 回复 发表于 2015-10-28 09:31

该用户从未签到

5#
发表于 2015-10-28 00:17 | 只看该作者
來個英特兒(Intel)的 USB 建議!' _$ r) f! J1 l

" P4 T) a- o4 ~2 e& \: z

Intel USB 2.0 PCB Layout Recommendation.jpg (102.93 KB, 下载次数: 9)

Intel USB 2.0 PCB Layout Recommendation.jpg

该用户从未签到

6#
发表于 2015-10-28 09:31 | 只看该作者
超級狗 发表于 2015-10-27 23:55  j5 l; M2 G6 J. K- i$ _
過孔如果指的是其它訊號,一般同高速訊號建議遵守 3L 規則(3L Rule)。2 O- |8 k  p5 Y; p* {' V1 B: n
( Z, Z0 j' K% t, M
這樣建議的常見於 USB 或 DDR  ...

+ D; l- k! G" W' t  C1 i) z7 M3L规则具体指什么?

点评

線寬的三倍距離,也有人稱為 3W Rule。^_^  发表于 2015-10-28 15:28

该用户从未签到

7#
发表于 2015-10-30 18:42 | 只看该作者
借樓主的地盤,也順便諮詢一下:, ^) o6 c' W+ x6 U0 X
我這邊要求Clock遠離其他信號線20mil,7 y5 V% `& t+ L6 [
Clock與其他走線、焊盤等,Layout直接添加rule,可以滿足20mil的要求。
( \5 M" z# x7 P; f2 A8 H但是這個規則里,不包含過孔。附圖里,過孔與clock就只有6.66mil。1 q& }% {* U% b2 M  I" R
還有,為生產需要,95%的網絡需要加測點(附圖黃色高亮網絡),因空間限制,同樣不在這個20mil的規則里。
/ w7 X3 [% `- B  Q- }: T+ g( d那問題來了,過孔不是會影響信號質量嗎,難道過孔和測點難道是可以排除在外的嗎?6 u; h* ]: R+ @9 ?

% a+ `% v- ]: P8 y

该用户从未签到

8#
发表于 2015-11-2 17:03 | 只看该作者
建议是3W以上

该用户从未签到

9#
发表于 2015-11-23 16:37 | 只看该作者
你这个几个问题其实就是问的一个问题,高速干扰,但是这些都有一个前提,需要考虑的你成本。如果只是理论研究没有实际意义。个人认为在不太KILL成本的时候,高速线离所有线号线5W以上,并且都做包地处理。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2024-12-25 21:59 , Processed in 0.109375 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表