PCIE 2.0&3.0远距离传输，参考时钟怎么处理

zlpkcnm

haigangzaixian 发表于 2015-6-16 07:53
10米的线缆，SAMTEC的

: n6 |2 J+ c9 h) Z8 l其实有个很需要考虑的问题，一般PCIE3.0 2.0在INTEL的设计上会说明让其走线长度不得超过多少多少MIL，大概就在10000mil的样子。如果是PCIE3.0用10米线长传输  我表示有点堪忧啊~~~

" m" N3 w) `  @3 _; e举个例子吧，miniSAS（SAS3.0，6Gb）线缆有0.7米和3米的。使用3米线缆就发现SAS信号比较差了，眼图很差，这个我以前做企业级存储设备时候测量过的。高频分量在远距离传输损耗太大。所以你要用10m线传输PCIE的话，我觉得不靠谱，感觉这个方案本身可能就有问题。

$ ?  l* |# Z% S" R" _* v0 v我觉得楼主还是先调查下，有没有人像你这么干过，如果有，那么有没有加过说明措施
$ y. m' L# q: ^" k  T, z: v

ykwym

zlpkcnm 发表于 2015-6-16 11:25
; S* I. g, n9 ]3 Z0 C  Q2 w) C/ S其实有个很需要考虑的问题，一般PCIE3.0 2.0在INTEL的设计上会说明让其走线长度不得超过多少多少MIL，大 ...

10米就不要试了，建议3米以内。我有这个问题专门找人咨询过，3米基本可用，5米已经无法接受。如果10米，可以考虑走光。
7 k4 F( r8 ?( J( D, \# r

wqyliu2008

时钟应该是需要传输的。

lg2841

关注一下

寒冰箭影

PCIE时钟必须基于同步时钟源，我原来做过的方案是采用FPGA XC5VLX110T调用ROCKET I/O中的PCIE核与计算机进行PCIE通讯，必须采用计算机主板发过来的时钟，如果在板上FPGA使用时钟IC产生100M异步时钟，则整个PCIE链路无法初始化。还有在VPX系统中，设备板与主系统板之间的PCIE通讯也是同样的情况，必须采用系统板发送过来的时钟才能完成链路的初始化。

haigangzaixian

寒冰箭影 发表于 2015-7-7 22:13
/ R% R8 V) \( T( K$ f# N' p: aPCIE时钟必须基于同步时钟源，我原来做过的方案是采用FPGA XC5VLX110T调用ROCKET I/O中的PCIE核与计算机进 ...

7 g) b! |! m% _- v6 k; M8 r/ K我打算投板试一下呢。PC传过来的时钟你加BUFFER了吗？

寒冰箭影

haigangzaixian 发表于 2015-7-8 09:40
我打算投板试一下呢。PC传过来的时钟你加BUFFER了吗？

你说的长距离传输的情况我没有实际项目经验，个人觉得可以加BUFFER。
. `( e3 I. x- x3 I. S) q' M

liangkai520

荒村战士

楼主，半年过去啦，你这个项目做完啦吗？10米的线缆传输验证啦吗？给个答案啊，坐等楼主回复。

mhssm

mark一下，公司的也是长距离线缆出问题了。参考参考

wandy13579

一直没有搞清楚参考时钟的作用

超級狗

IDT PCIe 2.0 Repeater + PCIe 3.0 Retimer
5 X" ~) p, A. ]4 ^
$ \; T1 G" k% W8 ?) |& |https://www.idt.com/us/en/products/interface-connectivity/signal-integrity-products/

- B% S8 }" S+ `這東西有幫助嗎？

kevinyuanic

寒冰箭影 发表于 2015-7-7 22:13
PCIE时钟必须基于同步时钟源，我原来做过的方案是采用FPGA XC5VLX110T调用ROCKET I/O中的PCIE核与计算机进 ...

+ S$ m0 q1 C& F; c) L* N你好，我们公司现在有一个项目，目前有一个问题就是，板子得FPGA设备和arm设备无法相互通信，这两个设备是利用得PCIE总线进行相连的，想请教一下，可能是什么问题

Karlen

kevinyuanic 发表于 2019-12-30 15:13
5 H4 Y6 M7 [5 ~0 n+ t5 |你好，我们公司现在有一个项目，目前有一个问题就是，板子得FPGA设备和arm设备无法相互通信，这两个设备 ...

clk buffer是否有加上，另外方案也必须跟得上，pcie3.0的？
. q/ _, n- b; ]( ^$ f( ?