找回密码
 注册
关于网站域名变更的通知
查看: 39487|回复: 76
打印 上一主题 下一主题

IPC网表文件详解和相应软件的操作

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-6-11 16:23 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
IPC网表和相应软件的操作
什么是ipc网表文件?
准确的说应该是IPC-D-356网表文件,大家简称ipc网表文件。
它是一种特定格式的记录设计文件各逻辑关系的网络集合文件。
详细见以下英文描述(翻译水平有限就不翻译了)
The IPC-D-356 format was designed to define a standard netlist format by which bare board" f3 @6 H. B+ W7 i1 y  U+ N
test information can be represented. In the simplest of forms, this means it must be able to store% Q& l* v3 Q  X5 ~
netlist information along with XY coordinates, and even reference designators and pin numbers! H7 Z: a+ C% O: \% N6 \7 U
(if they exist). I feel like ending this article here before it gets unmanageable, but then Pete, u$ {1 }" c1 E0 x7 I
Waddell wouldn’t be happy, so let’s proceed. If all the information that a test system would
/ R" i5 E' @# H7 }: [/ o" Nneed to know to verify and test a bare board could be represented in a single file, it would bring; p( t: x8 e! D. P. R8 ?5 X* ]
consistency to the testing world. IPC-D-356 does just that.
The IPC-D-356 format can carry a lot of information such as comments, format specifiers, field! R) B* b- w1 u( ^$ R
parameters

+ U& ], d4 b( `) ^  V. `9 I
为什么要网表对比操作?主要是以下2点
1,pcb软件输出的光绘文件,有时会变异,会造成开短路,通过对比能保证网络一致性(概率很小)
2,工厂端通常要修改设计文件以便符合生产,修改当中就可能会造成开短路,通过对比可以保证网络一致性(作用主要是此点,保障工厂修改完的文件网络没有问题)
Since testing bare boards is a manufacturing process, the design engineer seldom thinks about
( C8 H2 b# y  Z& @& w& v+ T/ hthe problem of testing the PCB before it is stuffed with parts. Therefore, most CAD packages( Q' ^6 f# x; V1 r) y
do not even provide the option of exporting a coordinate based netlist in this format. CAM
1 W1 `. I% `+ W& [* Rsoftware is the common source of this information. Net connectivity is computed from the. C; l% I& _7 m# b# ?
Gerber data and the file is exported. Nets are numbered because the original CAD netlist was  X8 z* o% L: y7 i( S3 ~' }
not used. The RefDes/Pin# fields are also not filled in because this information does not exist in
; V8 L, h6 e8 k! h2 q! athe Gerber data. The IPC-D-356 file is then read by the bare board test system. The net
5 r9 l' K" I6 e' linformation replaces the need for the old “golden board” technique. This process is the way the
! u8 P! p% r. Z8 I0 n. tmajority of the industry is working today.
, m, @' |( D6 H  d
: `7 m8 M7 {: ?( P
) P& d% _6 {  F+ L) q" g% [/ l9 m

* l* D$ d: G+ A* Y

1 F( Z0 ~6 e, H  w6 A- w+ V# @

该用户从未签到

推荐
 楼主| 发表于 2015-6-26 16:33 | 只看该作者
Cam350对比网表:: ]& w, Z1 l; C
详见附件(同事写的文档,拿来给大家参考
1 m0 s# V5 m& B) H( }+ _, U, S6 F0 V( j& ?# ]
# w2 E7 y; {# a& H  b0 _) y

cam350对比网表.rar

957.67 KB, 下载次数: 1681, 下载积分: 威望 -5

点评

楼主提供个盲埋孔板的IPC网表对比呀  详情 回复 发表于 2015-11-17 00:33

该用户从未签到

推荐
 楼主| 发表于 2015-6-12 08:51 | 只看该作者
allegro输出的ipc网表(最规范的文件,严格按ipc格式要求)0 h5 D7 P5 v0 {# d- Q
/ \4 ]; r) ~* D0 N$ i

2 N; w% i  J; o, a8 b# J$ oprotel输出的ipcb网表+ r! C1 O$ f1 B$ c) G+ e) I+ J+ ?
/ U, k* ^6 C  j- L

; Q- J( d$ ?$ u9 r6 Amentor输出的ipc网表4 u+ f+ ~$ Y, k% d

  \- L2 n+ i/ m7 D5 ~9 V# B
0 I( v- q- \: ?( U4 {! @, Opads输出的ipc网表(本身软件不自带,后面国外朋友写的程序)
: A: {0 v' I& v! _* ]+ k& ` 4 O; |7 t/ U9 d# C# v
: L# y; q# O! h6 {

2 G. {+ L8 `* Q/ a, y2 l8 d2 a' n0 M# s4 H7 w" @7 {5 N5 q! U

该用户从未签到

推荐
 楼主| 发表于 2015-6-19 15:26 | 只看该作者
本帖最后由 dzyhym@126.com 于 2015-6-19 15:27 编辑
) ?) {3 e4 t* A% W" G# F
9 G  h7 B4 j9 gGenesis对比网表结果分析:  Q# H  Z0 R3 ]' n$ D
IPC网表与Gerber进行比较后它会有哪几种现象呢,主要是以下四个。" f; a! ^& X6 p/ {8 t! B: ^0 a
Shorted(短路) Broken(开路) Missing(丢失) Extra(多余) 通常分析前面的开短路,后面二个暂时不作探讨。
如对比网表有问题主要通过以下几点分析:
  • 文件各层属性定义是否正确,比如正负片属性定义反了将导致gerber网表错误。

    7 ^9 e' Q" @2 X* H+ a& u
0 T/ y# |& n/ w/ [, K. S  s3 T- b5 {
  • 钻孔层所贯穿的层次是否正确定义,比如盲、埋孔;孔径金属、非金属等(有些slot槽孔连接地或电源,如没有添加就会报开路)

    0 M3 y- c) U& N3 j- Z  F% A1 x2 h
" W5 p3 I5 K4 S  q; T3 z
  • Gerber文件中线路层是否有边框,边框是否将两个不同网络连接。

    % N3 [  X5 H4 v+ A3 Y3 Z$ \2 j( h
2 l% }* M1 X5 t
  • 在按Compare之前,网表是否与Gerber之间没有对位。

    ; l: }5 s/ x/ b  `
! @# A( n, ~; J! k* m  p( N! y
  • 网表格式是否读入完全正确,比如IPC356A读入格式为IPC356。(注:正常盲埋孔的网表格式为IPC356A,如果为IPC356则有可能有问题)
    ) t% K1 j) ]$ r( n3 @  k% g9 q$ a
0 u2 a6 Z" u& P4 }
  • 顾客提供的IPC网表是否100%正确(部分cad提供的网表是有错误的可能哦)。

    3 P, [4 K% y7 s; a% u
# C. D$ L9 c6 ^) m, m; w
  • Genesis软件比较后报出假错,比如低版本有错误,而高版本是正常(软件Bug)。

    # j9 M+ m- i% a& o

1 k% A/ m! ]0 {: x% c& ?
  • 拼板的图形与单板的网表比较

    , B' O/ q2 M. Y  I$ E0 g

2 x7 l) j/ m( Y, e
- j' j8 ^* j( c- _
! ?0 S8 N) V3 n$ L. [4 Q* Z4 M
% H) M+ g5 v: c' Y2 k+ n
1 g, s- U% K* u& S& b+ n9 Y6 @

5 Z8 h9 y' C+ A9 {
  c2 o5 p  X$ {+ @
; ?5 i) Y! ^9 a1 v, U( g
& y. z: @7 M8 ^! j4 T

& k- Z% u  a+ h% }- Z

! T7 P+ O" j/ ~+ J
2 {7 B9 @! h* o6 [: `. E+ X

该用户从未签到

3#
发表于 2015-6-12 14:57 | 只看该作者
支持一个,等待后续操作说明

该用户从未签到

4#
 楼主| 发表于 2015-6-15 09:09 | 只看该作者
Allegro输出网表文件:
6 U- L: ?/ [5 W6 d+ \8 }- R使用File->Export->IPC 356 菜单执行输出网表命令,输出IPC-D-356A 格式网表文件。
; V; |& t+ s' G/ o$ D: V$ XIPC 自然网表文件命名为:PCB 编码.ipc,如B0101_030301.ipc) p. e. m8 P, Z" U$ t

9 n  o1 J  j; {1 J, ]1 g# F
0 D" N4 b' k! D* wAD输出网表文件:* F. M( r2 g8 `+ b$ K4 n
1,选File-Fabrication outputs-test point report/ @( g( m. [3 b0 ^: h7 r

7 G1 p/ M( W: ]: N2,选择IPC-D-356A,点OK,即可输出IPC网表
3 K& d" b3 S$ a6 |1 w9 H+ Y. D
8 U* {# B& Y, _1 M$ E( R7 q8 T! {. M0 N( y

该用户从未签到

5#
 楼主| 发表于 2015-6-16 08:46 | 只看该作者
Mentor输出IPC网表文件:
, X* r& B* D& y; u& d1 n6 S3 {1.点击OUTPUT-Report writer) K( S1 `8 @  w/ D" A7 f; E7 J
! i  @4 d/ Y$ p" f2 \& d
, v0 _8 i) F- x" r) b0 j0 A
2.在弹出的菜单按照默认选择,点击OK$ c1 Y; Y& {- A
- _3 m' o- i7 i# E* j. _7 G

' t( C  _  ?" N3 E7 a/ c3.在弹出的Report writer里面选择:TOOLS-Launcher* i; t2 n, D' H+ J( f$ ^# F
# B& M$ ^0 x2 y0 M  g. X, f

0 h* }2 }4 W/ A7 V6 s7 I4.在Application Launcher选择IPC-D-356并点点击RUN" A6 o3 e' k; O" H4 W' K
1 G& ~& S: c5 ^3 U4 ]
5 v% M. ^2 I. s. a4 }+ V
5,选择IPC网表的存放路径(默认是放在PCB文件夹的PCB-vbreport-output),然后点击OK,IPC网表生成1 M$ ^+ L6 \4 G' e  ]
  m" }+ t' O/ R0 l7 M, r9 T3 U0 d

* W8 k. I8 g" y6 I+ w2 r6 T, _! `: D* u* i7 |; T  A
0 z5 P: p. H5 N- k7 e8 S, _

该用户从未签到

6#
 楼主| 发表于 2015-6-17 08:46 | 只看该作者
Pads输出IPC网表文件:
0 D7 O; k$ q! H1 选择tools-basic scripts菜单(如第一次运行需要load file加载script)* h2 O1 g4 [6 w3 L
) t  y* o6 q% r4 W- T7 O

0 i, ~9 [' W; g2 选中相应的script 然后run运行之
( r3 Q! m6 n+ e8 N# ` . f7 Z5 k# @2 {7 N+ ~- L
5 |8 v; A/ K$ h
3 在接下来的界面选择英制,BROWSE为选择输出的网表位置,一路OK即可输出网表& F! \& u) g9 {! ?. o, D8 y0 l
0 @$ L1 x' K) i& y% E
+ B" g1 W) O2 b' m0 b/ M

点评

版主能否提供一下这个脚本出来  详情 回复 发表于 2018-4-3 10:34

该用户从未签到

7#
 楼主| 发表于 2015-6-18 08:54 | 只看该作者
Genesis对比网表:
% R+ @$ c7 p! u- c1,将光绘文件和ipc网表一起input进genesis
! F4 @2 W+ H0 M& x& j / i; H6 L& F& R' i
2 J! H8 m  U3 `
2,定义光绘各层属性(务必正确)
2 r& h. f) D1 S. i
5 e# V! Z# c1 }' e/ S% o
6 y+ T4 {2 B$ V  c1 E: n3,使用Net Analyzer进行网络比较。将上半部的Step 中的net step设为CAD,点击Recalc按钮;将下半部的Step 中的net step设为Current,点击Recalc按钮。
/ k; @! B" w& _# {4,对位:选择上半部的Register…按钮,弹出新窗口,选择Automatic按钮进行自动对位。
* p' w% o; q- y9 M' I# w
1 W+ l7 H! S4 x$ }5,将下半部的Step 中的net step设为Current-Based-CAD,点击Recalc按钮。+ s7 }# x9 A# ]: E, L( d* D  l6 a6 }
6,网络比较:点击Compare按钮,查看比较报告7 V3 n( Z7 _/ l

- j/ s8 G# i8 W1 K, Z- y' g+ H3 q: t: `$ S% k6 d
( X+ X& @1 m" C; m  C9 N1 d

8 _- a+ L4 V; h- `
  C$ q( x( I/ Z

9 y9 O2 ]! U. U% E' ^/ _: \9 J
1 M1 O! v2 ^, ~5 b

点评

对于IPC网表比对这一块儿 有点儿简洁了,能写得更细一些吗  详情 回复 发表于 2015-6-19 11:50

该用户从未签到

8#
发表于 2015-6-19 11:50 | 只看该作者
dzyhym@126.com 发表于 2015-6-18 08:54
& B* |4 b  u7 p* g% I8 ?3 t5 uGenesis对比网表:' J; w( u  H& i
1,将光绘文件和ipc网表一起input进genesis

7 V4 v" x" S  B) r3 ]( O对于IPC网表比对这一块儿 有点儿简洁了,能写得更细一些吗
2 K2 R' `/ r, a

点评

再详细就是genesis操作了 input=操作 需要讲?  详情 回复 发表于 2015-6-19 15:16

该用户从未签到

9#
 楼主| 发表于 2015-6-19 15:16 | 只看该作者
仁爱 发表于 2015-6-19 11:50
& c7 S/ Q, k4 }: e, e对于IPC网表比对这一块儿 有点儿简洁了,能写得更细一些吗

* K* O, F2 G1 S  J: x再详细就是genesis操作了 input=操作 需要讲?) `: g4 h. H  Y7 n3 v( j- f1 o

点评

比如说:有椭圆形孔,怎么弄,过孔的属性,盘的属性如何编辑  详情 回复 发表于 2015-7-6 14:19

该用户从未签到

11#
 楼主| 发表于 2015-6-22 17:01 | 只看该作者
本帖最后由 dzyhym@126.com 于 2015-6-23 09:44 编辑
, S- Z% {% Y! s
1 J( j" d/ h( _; \Genesis对比网表结果实战分析:! }+ \! s5 c1 N$ I+ {/ u
1 光绘中边框将一些网络连接了,实际上是不同网络。
. k% J0 q, m$ Q( @* g   5 @! O# j* Z( v6 J! n( d' O
2 下面是genesis没有定义边框的网表对比结果图片:, X% F" D5 |4 ?. c+ D' ~: t
, R( D4 k: h. |7 K' e. E, \5 Z

- B5 Z5 W9 `6 i  G0 {, I% |1 P3下面是genesis定义边框的网表对比结果图片,可以看到开短路各只有一个了,这2个是客户要求固定短路不用理会了。
4 E0 {7 I9 l/ t1 x& d# \1 O- f
: R$ J# p$ q4 Z& n9 q3 \
/ @6 [! Z+ d4 E( B& G3 e
5 X# _. w# P; e+ ?" }# c8 k( G

9 s" W" B2 z" j5 F6 e9 m

该用户从未签到

12#
 楼主| 发表于 2015-6-23 09:55 | 只看该作者
本帖最后由 dzyhym@126.com 于 2015-6-23 09:56 编辑
; `) L& V$ X- t: {1 a  E
# o' {7 u; U+ k+ q/ I+ w网表文件引起的问题:0 Y3 F' M5 ^, Q& u
有时发现开短路特别多,并且和某个器件或几个器件有关系,通过genesis和pcb对比分析发现网络没有问题,但网表比较就是有问题。这时应该怀疑网表文件是否存在问题(pads输出的ipc网表较多出现类似问题。)
) Z/ E& S; _9 b2 w2 J* m 7 v- Y4 J# ^& N% X  U% s
上面一段网表文件可以明显看到u14器件的a后面没有层面信息,这样导致读入到genesis缺少信息,所以对比网表时会产生问题。到pcb中更改封装再重新导出ipc网表就没有问题了。
. n7 S$ K) X0 D  C2 e* D% \6 X1 Q* |2 O& O' Q/ g6 H

# O5 U) i5 a1 E1 o
6 p$ ?3 ]. `( k4 t, m9 P& l
! W: K& @9 P2 M: s
+ f- V$ R1 Y4 w! N; X. y
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-17 06:26 , Processed in 0.156250 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表