找回密码
 注册
关于网站域名变更的通知
查看: 1253|回复: 3
打印 上一主题 下一主题

DDR等长规则的相关问题,请Jimmy大师帮忙

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-3-4 21:14 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1.对于一般一带二的DDR2/DDR3的数据线分组是否分为四组,分别为D[0_7]、D[8_15]、D[16_23]、D[24_31]?
+ p  ]3 b, [" a7 R4 O8 X   数据组同一组的容差为多大?不同组的容差为多大?
4 U- v( K; M' R  I8 D0 z, Z2.两片SDRAM分别各有一个时钟信号,L_CK/L_CKN和M_CK/M_CKN,同组差分对容差为多大?两片SDRAM的时钟信号线长度容差为多大?
3 t- |0 U6 O8 |; [3.四组数据信号的DQS[0-3]长度根据时钟信号线长度,容差为多大?
2 b) E- ?% t( h8 A, ?- U2 p9 Y4.地址、控制、时钟分为一组,组内容差为多大?
7 |7 }  s5 e7 r) M/ J5.如图所示,如果两片SDRAM的地址、控制、时钟信号分别有各自的串阻和排阻,且如图中布局,是否相当于形成了虚拟T点?0 W4 l' F0 \/ k1 H: E( d$ ]( P" A, R1 z
   在进行等长设置时,地址线是否应该分为两段进行长度匹配(电阻前和电阻后),两段的容差分别为多大?4 k0 F! \5 D2 y- ^. P# [% a2 j

' J, G- O% q8 i/ F) l

DDR布局.jpg (96.39 KB, 下载次数: 6)

DDR布局.jpg
  • TA的每日心情

    2019-11-20 15:11
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2015-3-5 10:58 | 只看该作者
    本帖最后由 wpc4208211 于 2015-3-5 11:17 编辑 / W" N: J9 ?9 n. I, L+ F' r
    ' T4 w+ m- s0 s2 k9 f
    这个问题事实上坛子里有很多人给了说明,JIMMY大师也说了很多次,估计也没几个人愿意重复说。
    5 I% ?% s' t) \! {% N: c3 Z1 ^友情提示:多看看书了在在坛子里问。 , J" C' O7 @% [, G, O! j4 B

    & z% I+ j7 u* w* I0 ?9 z0 `* }这里我给你说明,所有的容差范围都围绕你产品的工作频率来设定范围的,频率高则范围小,频率低则范围大,都是相对的,需要根据芯片的规格进行计算。     6 L1 m; \/ E- g7 j

    4 ]& c3 f) |. v6 I- e' t- B/ @8 R但是在设计的时候一般我们可以做的严格一些,尽量防止我们的产品出现超出范围的情况。. N) z1 K4 {# _8 b

    7 G! N+ b/ d3 }/ C& K' m 而一般 我们的时钟差分内控制是在5MIL内,数据组是组内10MIL 地址控制命令和时钟一起是50MIL  这是高频率的一般做法不代表绝对正确。
    2 w: z( k4 l( [! O% t4 L: w
    - J/ W3 q4 d& B# W/ F1 o 回答你的问题 ' I3 Q: n2 @9 J
    1:DDR的数据为8位一组,加上差分DQS和DM一共11根, 组内10MIL等长, 组和组之间不用等长。
    5 N4 `( j, a1 n* _! z7 @7 `8 V2 时钟差分组内5MIL等长,2片之间10MIL等长。/ ~5 p! e* {7 X% y0 T/ Z
    3 这个分2种 DDR3不用等长 DDR2根据芯片资料计算等长范围。
    1 q& u1 ]5 l; w  r3 f4地址控制命令和时钟一组等长一般都可以做到50MIL。
    - G1 ]3 t  X, }4 o) B5绝对不是,这个请仔细查看虚拟T点的介绍。
    ; v" V( T  P. C) w9 J1 q/ V7 X3 `( p- c5 V

    点评

    非常感谢!  详情 回复 发表于 2015-3-8 22:21
  • TA的每日心情

    2019-11-20 15:11
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2015-3-5 10:58 | 只看该作者
    本帖最后由 wpc4208211 于 2015-3-5 11:09 编辑 4 h* Y; R9 i. U7 ?2 H3 L  D/ w
    + B5 l" C; U! r/ G2 E& U3 c# ]& q7 A
    排阻和电阻不用前后两端都等长 只需要一起等长就行

    该用户从未签到

    4#
     楼主| 发表于 2015-3-8 22:21 | 只看该作者
    wpc4208211 发表于 2015-3-5 10:58
    & b. L, F" ^/ I* _7 l这个问题事实上坛子里有很多人给了说明,JIMMY大师也说了很多次,估计也没几个人愿意重复说。
    : O% p; J7 A9 i6 p友情提示: ...
    , H1 ^+ I3 C, Y  w/ J7 U
    非常感谢!
    . e4 ~) Y. S5 l7 l. n) N  [, B
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-27 23:49 , Processed in 0.171875 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表