|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 olendo 于 2014-11-26 00:03 编辑
2 f6 t( S8 v* X* _
! w3 t7 v4 h" P目前設計子板PCB使用的是四層板- 上到下高速S-G-V-S方式 , 訊號為10Gbps- I8 H9 i# }0 O. ~- H2 m
/ o8 m. a# x5 }9 e
請問各位設計金手指部分中間G-V都是裸空的嗎? 對於差分阻抗匹配來講的確需要將金手指下面參考層加厚
1 e% v0 l5 w" \; n9 G' S來增加阻抗匹配值
9 m" `$ P. j! h" {, P g. A+ Z7 F# M
6 b0 f) _ B) D" k1.根據高速訊號線回流路徑觀點,下方已經沒有參考層提供回流路徑(第四層雖然會有pad,但是那並非是VCC. Q" p) m' S; w$ K Z
或GND pad),而差分訊號已經在子板金手指部分經由socket流入母版PCB,這時候在socket中的回流路徑會走
A, Q) P' Y$ u7 q& T1 G+ P哪一個接點? 主要是在正負差分訊號隔壁路的訊號線上嗎? 還是主要是金手指上GND的腳位? 我相信應該會' Q7 ^- ?: W l$ o* r
有一定相差比例關係，但不知是以哪一個為主?- j# Q- L- d# S+ k% @
: c6 g* R8 W# L
2.若是我增加第三層的GND參考面在金手指高速訊號線正下方(計算後阻抗匹配值:85R)，雖然阻抗匹配值會$ ]; g! K$ x9 B# a( Q/ Q6 y
比完全沒有參考面(95R)還來的糟一些請問就算阻抗匹配差一些,是否有無讓訊號反而更好的理論或實驗依據?+ r2 M) R! q- p' h* [0 B
1 ?2 k' K, J- ]7 r5 C0 s
感謝各位大師求解# d3 v2 u6 U @4 H' W# Q7 I" ]# i1 e
! _/ B% C; d1 F* d* M4 F* G附件圖片跟我設計的GND 與VCC剛好擺相反,作一簡單疊構圖示範例參考
, R# @0 s9 g& u6 U, e
' {! e% o; v/ O' p* f7 m! B% k2 `' s$ h, b9 Y! N
; N/ m# m/ _! d9 d6 m; `' P' \
- z% T) O H. l1 i4 `3 L
. I- E% s' l5 c( I+ H
9 U+ J: M( N. T' _9 h& N4 q& |0 n5 T% v. A" n+ J% U
5 W; t2 z6 u* N% ~! I8 q0 s
! L' O3 Y% m. h: w* Q2 Z B3 x. b |
-
A.jpg
(32.95 KB, 下载次数: 6)
|
/1 
发表于 2014-11-25 23:58
收藏
淘帖
支持！
反对！
楼主
