Pspice仿真中分段线性信号源设置问题

RONDO7174

请问大家有谁用过Pspice中的分段线性信号源（VPWL）模块，我现在碰到这样的问题：发现VPWL模块只能支持10个分段，也就是时间只能是从T1~T10，超过了之后就是无效的。但是在实际的仿真中需要的段多于10段，这样的话该怎么样设置？或者说是这个模块最多只能支持10段？？
希望有用过的解答一下。

- T& }, g. {9 u  l/ M/ ]& e) z

procomm1722

不要用 Proprtity 的設定.
" z7 `; B) O- Y+ Z2 X, r" X* W: q改採用分段模擬出需要的波形檔 , 然後組合貼再一起 , 存成一個文字檔
, c8 p* ^4 O4 n7 A3 `' C  m再代到 VPWL 裡面即可.

tinghai899220

procomm1722 发表于 2014-10-11 21:22
4 \% g( r7 s% [; h$ a0 a1 S% |不要用 Proprtity 的設定.
0 t( Q( d; _5 C, k改採用分段模擬出需要的波形檔 , 然後組合貼再一起 , 存成一個文字檔
再代到 V ...

0 j/ h! {7 \" N% P8 c4 ^你好，有详细的资料吗？谢谢了。

kame

daff