Pspice仿真中分段线性信号源设置问题

RONDO7174

请问大家有谁用过Pspice中的分段线性信号源（VPWL）模块，我现在碰到这样的问题：发现VPWL模块只能支持10个分段，也就是时间只能是从T1~T10，超过了之后就是无效的。但是在实际的仿真中需要的段多于10段，这样的话该怎么样设置？或者说是这个模块最多只能支持10段？？
希望有用过的解答一下。

procomm1722

不要用 Proprtity 的設定.
; p/ I; r; \* R改採用分段模擬出需要的波形檔 , 然後組合貼再一起 , 存成一個文字檔
) `: I$ c8 _# L3 i3 D再代到 VPWL 裡面即可.

tinghai899220

procomm1722 发表于 2014-10-11 21:22
不要用 Proprtity 的設定.
改採用分段模擬出需要的波形檔 , 然後組合貼再一起 , 存成一個文字檔
4 ^& t7 d+ N' k' ~8 L) S再代到 V ...

你好，有详细的资料吗？谢谢了。
7 X- q! e! ?# g# p; `! J

kame

daff