Pspice仿真中分段线性信号源设置问题

RONDO7174

请问大家有谁用过Pspice中的分段线性信号源（VPWL）模块，我现在碰到这样的问题：发现VPWL模块只能支持10个分段，也就是时间只能是从T1~T10，超过了之后就是无效的。但是在实际的仿真中需要的段多于10段，这样的话该怎么样设置？或者说是这个模块最多只能支持10段？？
3 I& {5 H) a1 Q! T: ~. Y希望有用过的解答一下。
, I/ @9 L1 y4 [3 ?. Z2 {3 F

procomm1722

不要用 Proprtity 的設定.
) ]* Z* y; D! G# \! L4 g! O改採用分段模擬出需要的波形檔 , 然後組合貼再一起 , 存成一個文字檔
' e! U# }' c. y* m& j" [再代到 VPWL 裡面即可.

tinghai899220

procomm1722 发表于 2014-10-11 21:22
不要用 Proprtity 的設定.
2 t2 h% o6 ~* X7 u改採用分段模擬出需要的波形檔 , 然後組合貼再一起 , 存成一個文字檔
6 F2 e' A8 Q" J0 j% @3 [再代到 V ...

9 }; O; `; H% ]& W你好，有详细的资料吗？谢谢了。

kame

daff