找回密码
 注册
关于网站域名变更的通知
查看: 1660|回复: 4
打印 上一主题 下一主题

FPGA多余I/O引脚

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-8-26 19:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请问FPGA多余的I/O引脚引出需要注意什么问题?引出的引脚的线都得等长吗?

该用户从未签到

2#
发表于 2014-8-27 22:39 | 只看该作者
等长什么?你准备布线DDR2?DDR3?
9 m5 e9 P6 }+ J% ]8 d7 e& L# J6 r
# e- ?# u& e3 X你查查资料,看看微带线传输延时公式和带状线传输延时公式,有的资料我也看过,他们实验过绕线也会增加延时比如蛇形走线等。4 ^8 H0 I  }5 W$ l

4 F" n: Y+ |+ ]" o" o2 Y( i* I假设一个FPR4线路板 走线外层延时是150ps/inch,也就是150ps/25.4mm,约6ps/mm。
& _2 J6 `0 w+ V, [% G7 j: A1GHz的信号周期1ns=1000ps。
8 h! O# v# W3 ^" ~- h2GHz的信号周期500ps。
1 g8 l5 p8 R8 i( ?6 q' B7 R
( O- q+ K( n7 u2 I, U' L你自己算算看差个5mm就有30ps延时差别,这个30ps在1000ps,500ps的周期信号里面分别占3%和6%。* z& g( ]  l! B4 e! t5 v
那些要中心对称的还是IC内部调节的我就不知道了。2 `& k$ H8 H3 S6 s/ Q

8 f4 G# k- ~, ?3 n6 T数据无非被时钟边沿触发入IC内部,你要满足建立保持时间,你往这些方面多想想。/ F; Z5 i' ~( w9 z' a$ O

! @! n8 h2 v& h% J1 m2 @, U1 s1 r. P' R6 `' W* \

# G' t' c: z  ?* l2 v# \' k+ A, Z. U# g: H9 i

该用户从未签到

3#
发表于 2014-8-28 09:23 | 只看该作者
不要影响现有逻辑就好了。如果你是打算做成开发板,那就做一部分特别接口,一部分简单引出来就好了。

该用户从未签到

4#
发表于 2014-11-21 18:30 | 只看该作者
多余的也就备用下  不一定用的到 而且即使用到 也不一定做什么用呢  就先引出来打个孔在那吧

该用户从未签到

5#
发表于 2014-12-1 12:54 | 只看该作者
FPGA多余的普通IO口不用管,那些时钟,高速的IO口要上下拉处理。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-31 10:54 , Processed in 0.140625 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表