|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mytomorrow 于 2019-9-23 09:48 编辑 " P( j# i7 @4 s* F. X( e2 d; q
% |" c3 S& U3 {; i. h" Z- ~
altium Designer18中如何对DDR3的数据和地址线进行等长线和蛇形走线( l$ }+ r! t6 \4 x& B
' u6 Q \( O" F i) L! T
PCB布线中为了满足差分的需求需要布等长线，为了满足高速时序的需求需要布蛇形线，下面以布SDRAM的地址线为例来说一下布蛇形线的过程，等长线同理。
/ X, O9 W$ W3 Q# C' Q1 Q' U4 z. Y- d4 m* g0 H, @
1、首先要为所有要画等长线的网络，放置上类, ~7 c% ^. u5 C
' V. F, P4 b, P' n8 q
# w9 n/ R0 @ @# e$ E* g: K
5 G/ h% N0 |( G- j% z) j2 K类的属性，按Tab键进行设置。名字无所谓，只要“Value”相同就行。
0 g2 J9 J+ |3 V- R0 w4 E* d$ i! d3 T' n: e6 x1 Z: l* ~5 @
# Q, D# `& p6 Z" Z+ H# S" M. U# A
5 w0 s& @& L# p
: O7 M7 M( x5 ^7 }6 E6 Z- d2 k J1 D- c
# \$ s3 H; Y B( n: | |
|
/1 
发表于 2019-9-23 09:37
收藏
淘帖
支持！
反对！
