电脑DDR为什么不是50欧？？？

eeicciee · 发表于 2012-4-18 09:17

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 eeicciee 于 2012-4-18 14:20 编辑

发现电脑DDR3的走线阻抗单端是30几欧，差分是60几欧。这是为什么呀》？？？

ippopotame · 发表于 2012-4-18 09:21

这个不一定的吧，具体的匹配电阻不是要根据你板子的布线等因素决定的吗？
我也见过DDR3是22欧姆匹配电阻的主板

eeicciee · 发表于 2012-4-18 09:36

ippopotame 发表于 2012-4-18 09:21
; S/ t! O6 Q! ]- ]' p' Q o这个不一定的吧，具体的匹配电阻不是要根据你板子的布线等因素决定的吗？+ Q; I7 u+ I2 p. f
我也见过DDR3是22欧姆匹配电阻的 ...

那就是说可以省略串接电阻咯？？？？既然如此，那为什么大多设计还是有串接电阻呢？？

ippopotame · 发表于 2012-4-18 10:02

如果在这么高速的信号条件下，你能保证信号的完整性，不用我想也可以。
或者还有别的情况，我也不太清楚，正好一起呼唤大神来解答吧

eeicciee · 发表于 2012-4-18 10:09

呼唤中！！！！！！！大牛们

李明 · 发表于 2012-4-18 14:15

这个我看书上遇到过哈哈，源端串接电阻其实作用并不是阻抗控制，而是抑制远端的二次反射。正常假设如果接收端信号是3V，则源端发射的信号是1.5V，信号达到接收端，由于反射，使信号达到3V。但是反射的信号并不会消失，而是发射到源端。然后再反射。。来来回回。直到电能转化为热能消耗为止。这时候线上的信号才完全消耗完，否则一直在来回反射。

所以加这个电阻的作用就是抑制二次反射。至于电阻的取值可以计算得来。具体公式记不清楚，晚上回家查查工具书。至于取33欧姆，是因为33欧姆购买方便，并且近于计算值。所以大部分DDR都选用的是33

eeicciee · 发表于 2012-4-18 14:19

李明发表于 2012-4-18 14:15
2 K9 z0 x) }# N5 Q* Z这个我看书上遇到过哈哈，源端串接电阻其实作用并不是阻抗控制，而是抑制远端的二次反射。正常假设如果接收 ...

对呀，我的意思是说，intel的电脑主板。走线也是三十几欧。很奇怪。

李明 · 发表于 2012-4-18 14:35

eeicciee 发表于 2012-4-18 14:19
( b3 U8 s. S: j对呀，我的意思是说，intel的电脑主板。走线也是三十几欧。很奇怪。

/电脑主板的DDR 为什么不能是 330的电阻排呢？对于高速切换的信号，如果不加电阻光是导线消耗的太慢，因为特性阻抗消耗的是上升沿那端信号，阻抗消耗的才是信号稳态的能量。。。在信号稳态的时候，传输线的阻抗几乎接近于0 ；

呵呵，从能量角度你去分析下特性阻抗和阻抗的含义，估计你会有所了解。。

再提一句，反射的信号是前向串扰，其长度为信号的时延，。。
在实际中， ddr 的接收端其实接收到的是一个呈两个台阶的梯形的信号，javascript:void(0) 有些跑题了

cvntao · 发表于 2012-4-18 21:24

7楼的了解高速信号的知识，不错

ippopotame · 发表于 2012-4-19 09:31

李明发表于 2012-4-18 14:15
$ ?9 {, Q* H( p$ U$ D这个我看书上遇到过哈哈，源端串接电阻其实作用并不是阻抗控制，而是抑制远端的二次反射。正常假设如果接收 ...

可能你有点误解了，我讲的是端接电阻起到的是“阻抗匹配”，也就是线路特性阻抗（Z0）和端接电阻（Zt）的匹配，当电路的特性阻抗和端接电阻匹配时，则信号反射最小，传输效率最高，也就是你说的抑制远端反射。
端接电阻的选配，就是要先计算传输线的特性阻抗，然后做相应的选择，并不是一个定值，而且还要要求PCB厂做“阻抗控制”，保证线路的特性阻抗和设计者的预期一致。

chensi007 · 发表于 2012-4-19 10:58

李明发表于 2012-4-18 14:15
2 Q+ [) O( L$ O& M$ ^6 w2 @9 z, i这个我看书上遇到过哈哈，源端串接电阻其实作用并不是阻抗控制，而是抑制远端的二次反射。正常假设如果接收 ...

我認為源端串聯電阻就是實現阻抗匹配：

因為一般的IC輸出級阻抗比較小，但是輸入級阻抗比較大.

再就是一般的LAYOUT GUIDE中都強調一點：源端串聯電阻一定要盡量的放置靠近SOURCE端。

這意義就是說明，用這個串接電阻加上SOURCE端的輸出阻抗等於傳輸線的阻抗Z0。

既然輸出阻抗加上串阻＝Z0=SINK端的阻抗。那麼就沒有反射。

李明 · 发表于 2012-4-19 12:18

本帖最后由李明于 2012-4-19 12:23 编辑

chensi007 发表于 2012-4-19 10:58 & Y7 O. {/ ?9 j! d2 Y' t
我認為源端串聯電阻就是實現阻抗匹配：: U0 c1 \4 ~' r% t- j' Q
2 I, H5 Y' M, I5 k6 l* W4 n) C
因為一般的IC輸出級阻抗比較小，但是輸入級阻抗比較大.

恩，看了你的留言。我这面错了。。昨天翻了一下端接的资料。那个电阻主要做就是阻抗匹配。与源端内阻组合成特性阻抗来匹配传输线的特性阻抗从而控制反射。但我记得有本书中说端接是抑制远端的二次反射，每次反射过电阻都会衰减，主要考虑第二次和第三次的反射，之后的反射由于能量太小而不用考虑。我再回去查查。。

呵呵书读的不细，误导大家了抱歉

呆呆不上班 · 发表于 2012-4-20 19:11

确实是阻抗匹配的原因，其实画板子SI很多方面都可以归结到阻抗匹配这一层

laopi_eda · 发表于 2012-4-21 21:05

于博士的视频教程里提到过哦，那个叫“端接电阻”
参考http://wenku.baidu.com/view/76c01373f242336c1eb95eed.html

3345243 · 发表于 2012-4-21 23:43

DDR2/3有ODT

帐号		自动登录	找回密码
密码			注册

电脑DDR为什么不是50欧？？？

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1