关于ibis模型的问题

snsArvin · 发表于 2015-2-7 15:32

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

cousins版主，多谢您叫去我去看ibis模型的规范，昨天花时间看了下，对ibis也有了一定的了解，但还是有一些疑惑，希望大家能给我讲解下。仿真的时候，差不多都是下面这样的：
Driver------interconnect------Receiver
这里的Driver/Receiver一般都是ibis模型描述的，而interconnect则为软件提取的传输线Spice模型，我这样理解应该没错吧？
我打开附件中的ibis，有下面这些模型：

这个DQ_34_1066，说是描述的Data I/O

这个DQS_34_1066，说是描述的Data Strobe I/O

DM的好理解，描述的就是DM输入信号，这个TDQS_ODT20_1066是Termination Model（不知道怎么理解）
还有下面的这些模型：

什么ODT_INPUT_1066，20ohm_ODT_1066

我的疑问是：
在仿真时，如果仿真DQ的关系，Driver为Output，Receiver为Input。
Driver应该选择上面这些模型中的哪个呢？
Receiver又该选择哪个？

谢谢！

v69a.rar (372.63 KB, 下载次数: 1)

cousins · 发表于 2015-2-7 18:56

VI 曲线: Pullup & Pulldown &POWER clamp& GND clamp 这个曲线你可以理解成得到多少电流就会产出多大电压。其实是DC SWEEP的结果。
VT曲线: Rise waveform, Fall waveform 这个曲线是代表你的元件PN结由截止到饱和的切换速度的。其实是瞬态分析的结果。

仿真的时候还是得要自己选ODT的，实际的产品测试时软件会自适应选择ODT。

阿笨 · 发表于 2015-2-8 20:03

Ramp描述了上升沿和下降沿的一个线性关系，而V-t曲线是作为非线性的一个补充，四条曲线分别描述了输出管脚上拉到电源以及下拉到地的上升和下降这两个状态里电压与时间关系，所有有四条曲线，这个是个option，软件仿真时优先默认V-t曲线，除非你手动选择Ramp或者buffer里干脆没有V-t曲线。更多详情请参考IBIS规范

snsArvin · 发表于 2015-2-9 08:20

cousins 发表于 2015-2-7 18:56
3 _/ i4 O1 s. a2 }# Y# pVI 曲线: Pullup & Pulldown &POWER clamp& GND clamp 这个曲线你可以理解成得到多少电流就会产出多大电压 ...

多谢版主，V-I曲线我能理解是什么意思，但是V-t曲线，按您说的PN结，是否就是描述的上拉PMOS和下拉NMOS的特性？如果是这样，那和Ramp描述的上升下降时间具体区别是什么呢？

snsArvin · 发表于 2015-2-7 15:33

这些模型都各有什么用途？

honejing · 发表于 2015-2-7 15:44

在仿真时，如果仿真DQ的关系，Driver为Output，Receiver为Input。
Driver应该选择上面这些模型中的哪个呢？
Receiver又该选择哪个？

例一：
Driver 用 DQ_34_1066
Receiver 用 60ohm_ODT_1066 ( if your interconnect Z0 ~60 Ohm)

或
Driver 用 DQ_34_1600
Receiver 用 40ohm_ODT_1600 ( if your interconnect Z0 ~40 Ohm)

snsArvin · 发表于 2015-2-7 15:51

本帖最后由 snsArvin 于 2015-2-7 15:55 编辑

honejing 发表于 2015-2-7 15:44
8 S" |- Q" @0 M' n) k3 e( U4 X在仿真时，如果仿真DQ的关系，Driver为Output，Receiver为Input。
' q% {. q2 g* e7 LDriver应该选择上面这些模型中的哪个呢 ...

为什么不是用DQ_40_ODTxx_1066？

shark4685 · 发表于 2015-2-7 17:08

ODT 是on die temination，中文意思是片端终结，只有DDR2才有这样的模型选取，DDR3是自适应的。

DQ_40_ODTxx_1066 的意识是速率是1066Mbps的dq信号采用40欧的ODT.

snsArvin · 发表于 2015-2-7 17:26

shark4685 发表于 2015-2-7 17:08; L3 t& a, J$ P% m. t$ @4 E* z( x
ODT 是on die temination，中文意思是片端终结，只有DDR2才有这样的模型选取，DDR3是自适应的。
5 _0 Y( u6 m4 _' _( c$ T8 n
- U9 S: ^' I6 e7 F% {* L: ]DQ_40_O ...

版主，ibis的四个V-t曲线是什么意思？Ramp不是已经描述了上升下降沿了吗？

snsArvin · 发表于 2015-2-9 08:17

阿笨发表于 2015-2-8 20:03
$ J$ F2 |2 h- L# T1 ]Ramp描述了上升沿和下降沿的一个线性关系，而V-t曲线是作为非线性的一个补充，四条曲线分别描述了输出管脚 ...

那就是说，其实Ramp和4个V-T曲线描述的都是一个东西？

cousins · 发表于 2015-2-9 16:18

pn打开关闭都有个响应时间，vt就是这个曲线

snsArvin · 发表于 2015-2-9 16:20

cousins 发表于 2015-2-9 16:18
8 c# u1 C6 u6 z" i' ypn打开关闭都有个响应时间，vt就是这个曲线

那这么说来Ramp是不是可以理解为这4个v-t曲线的一个总结？

cousins · 发表于 2015-2-9 19:39

snsArvin 发表于 2015-2-9 16:20! F$ X3 l( S8 [
那这么说来Ramp是不是可以理解为这4个v-t曲线的一个总结？

一个是dc sweep，一个是transient，变量都不同，哪有直接关系。dc sweep推导不了transient，transient也推导不了dc sweep如果ramp代表vt的总结，那就没必要再要vt曲线。

snsArvin · 发表于 2015-2-10 08:50

cousins 发表于 2015-2-9 19:39
5 u4 k2 f1 U, g" a) f: S一个是dc sweep，一个是transient，变量都不同，哪有直接关系。dc sweep推导不了transient，transient也 ...

版主，多谢你的回答，但是在Micron的TN-00-07文档里面，的确说Ramp是对4个v-t的总结，Ramp是dc特性的吗？

cousins · 发表于 2015-2-10 10:51

snsArvin 发表于 2015-2-10 08:50
" d% {& V. k* q) z$ B* I版主，多谢你的回答，但是在Micron的TN-00-07文档里面，的确说Ramp是对4个v-t的总结，Ramp是dc特性的吗？ ...

看错了...把clamp和ramp搞混了...
Clamp才是DC
ramp是dv/dt的值，你理解的没错。

帐号		自动登录	找回密码
密码			注册

[仿真讨论] 关于ibis模型的问题

EDA365欢迎您登录！

点评

点评

点评

点评

点评

点评

点评

点评

浏览过的版块

推荐内容 /1